カタログ等資料中の旧社名の扱いについて

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願い申し上げます。

ルネサスエレクトロニクス ホームページ (http://www.renesas.com)

2010年4月1日 ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社(http://www.renesas.com)

【問い合わせ先】http://japan.renesas.com/inquiry



ご注意書き

- 1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
- 2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的 財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の 特許権、著作権その他の知的財産権を何ら許諾するものではありません。
- 3. 当社製品を改造、改変、複製等しないでください。
- 4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
- 5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
- 6. 本資料に記載されている情報は、正確を期すため慎重に作成したものですが、誤りがないことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
- 7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。

標準水準: コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、 産業用ロボット

高品質水準:輸送機器(自動車、電車、船舶等)、交通用信号機器、防災・防犯装置、各種安全装置、生命 維持を目的として設計されていない医療機器(厚生労働省定義の管理医療機器に相当)

特定水準: 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器(生命維持装置、人体に埋め込み使用するもの、治療行為(患部切り出し等)を行うもの、その他直接人命に影響を与えるもの)(厚生労働省定義の高度管理医療機器に相当)またはシステム

- 8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
- 9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
- 10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
- 11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
- 12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご 照会ください。
- 注1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社がその総株主の議決権の過半数を直接または間接に保有する会社をいいます。
- 注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。



改訂一覧は表紙をクリックして直接ご覧になれます。 改訂一覧は改訂箇所をまとめたものであり、詳細については、 必ず本文の内容をご確認ください。

H8/38076Rグループ

ハードウェアマニュアル ルネサス16ビットシングルチップマイクロコンピュータ H8ファミリ/ H8/300H Super Low Powerシリーズ

> H8/38076RF H8/38076R H8/38075R H8/38074R H8/38073R

安全設計に関するお願い -

1. 弊社は品質、信頼性の向上に努めておりますが、半導体製品は故障が発生したり、 誤動作する場合があります。弊社の半導体製品の故障又は誤動作によって結果として、人身事故、火災事故、社会的損害などを生じさせないような安全性を考慮した 冗長設計、延焼対策設計、誤動作防止設計などの安全設計に十分ご留意ください。

■ 本資料ご利用に際しての留意事項 -

- 1. 本資料は、お客様が用途に応じた適切なルネサステクノロジ製品をご購入いただくための参考資料であり、本資料中に記載の技術情報についてルネサステクノロジが所有する知的財産権その他の権利の実施、使用を許諾するものではありません。
- 2. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例の使用に起因する損害、第三者所有の権利に対する侵害に関し、ルネサステクノロジは責任を負いません。
- 3. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他全ての情報 は本資料発行時点のものであり、ルネサステクノロジは、予告なしに、本資料に記載した製品または仕様を変更することがあります。ルネサステクノロジ半導体製品のご購入に当たりましては、事前にルネサステクノロジ、ルネサス販売または特約店へ最新の情報をご確認頂きますとともに、ルネサステクノロジホームページ (http://www.renesas.com) などを通じて公開される情報に常にご注意ください。
- 4. 本資料に記載した情報は、正確を期すため、慎重に制作したものですが万一本資料の記述誤りに起因する損害がお客様に生じた場合には、ルネサステクノロジはその責任を負いません。
- 5. 本資料に記載の製品データ、図、表に示す技術的な内容、プログラム及びアルゴリズムを流用する場合は、技術内容、プログラム、アルゴリズム単位で評価するだけでなく、システム全体で十分に評価し、お客様の責任において適用可否を判断してください。ルネサステクノロジは、適用可否に対する責任は負いません。
- 6. 本資料に記載された製品は、人命にかかわるような状況の下で使用される機器あるいはシステムに用いられることを目的として設計、製造されたものではありません。本資料に記載の製品を運輸、移動体用、医療用、航空宇宙用、原子力制御用、海底中継用機器あるいはシステムなど、特殊用途へのご利用をご検討の際には、ルネサステクノロジ、ルネサス販売または特約店へご照会ください。
- 7. 本資料の転載、複製については、文書によるルネサステクノロジの事前の承諾が必要です。
- 8. 本資料に関し詳細についてのお問い合わせ、その他お気付きの点がございましたらルネサステクノロジ、ルネサス販売または特約店までご照会ください。

製品に関する一般的注意事項

1. NC 端子の処理

【注意】NC 端子には、何も接続しないようにしてください。

NC(Non-Connection)端子は、内部回路に接続しない場合の他、テスト用端子やノイズ軽減などの目的で使用します。このため、NC 端子には、何も接続しないようにしてください。 接続された場合については保証できません。

2. 未使用入力端子の処理

【注意】未使用の入力端子はハイまたはローレベルに固定してください。

CMOS 製品の入力端子は、一般にハイインピーダンス入力となっています。未使用端子を開放状態で動作させると、周辺ノイズの誘導により中間レベルが発生し、内部で貫通電流が流れて誤動作を起こす恐れがあります。未使用の入力端子は、ハイまたはローレベルに固定してください。

3. 初期化前の処置

【注意】電源投入時は、製品の状態は不定です。

すべての電源に電圧が印加され、リセット端子にローレベルが入力されるまでの間、内部回路は不確定であり、レジスタの設定や各端子の出力状態は不定となります。この不定状態によってシステムが誤動作を起こさないようにシステム設計を行ってください。リセット機能を持つ製品は、電源投入後は、まずリセット動作を実行してください。

4. 未定義・リザーブアドレスのアクセス禁止

【注意】未定義・リザーブアドレスのアクセスを禁止します。

未定義・リザーブアドレスは、将来の機能拡張用の他、テスト用レジスタなどが割り付けられている場合があります。これらのレジスタをアクセスしたときの動作および継続する動作については、 保証できませんので、アクセスしないようにしてください。

本書の構成

本書は、以下の構成で制作しています。

- 1. 製品に関する一般的注意事項
- 2. 本書の構成
- 3. はじめに
- 4. 目次
- 5. 概要
- 6. 各機能モジュールの説明
 - ・CPU およびシステム制御系
 - ・内蔵周辺モジュール

各モジュールの機能説明の構成は、モジュール毎に異なりますが、一般的には、 特長、 入出力端子、 レジスタの説明、 動作説明、 使用上の注意事項、 等の節で構成されています。

本 LSI を用いた応用システムを設計する際、注意事項を十分確認の上設計してください。 各章の本文中には説明に対する注意事項と、各章の最後には使用上の注意事項があります。 必ずお読みください。(使用上の注意事項は必要により記載されます。)

- 7. レジスター覧
- 8. 電気的特性
- 9. 付録
- 10. 本版で改訂された箇所(改訂版のみ適用)

改訂来歴は、前版の記載内容について訂正・追加された主な箇所についてまとめたものです。 改訂内容の全てについて記載したものではありませんので、詳細については、本書の本文上で ご確認ください。

11. 索引

はじめに

H8/38076R グループは、ルネサスオリジナルの高速 H8/300H CPU をコアにして、システム構成に必要な周辺機能を集積したシングルチップマイクロコンピュータです。H8/300H CPU は、H8/300 CPU と互換性のある命令体系を備えています。

- 対象者 このマニュアルは、H8/38076R グループを用いた応用システムを設計するユーザを対象としています。 このマニュアルを使用される読者には、電気回路、論理回路、およびマイクロコンピュータに関する 基本的な知識を必要とします。
- 目的 このマニュアルは、H8/38076R グループのハードウェア機能と電気的特性をユーザに理解していただくことを目的にしています。なお、実行命令の詳細については、「H8/300H シリーズ プログラミングマニュアル」に記載しておりますので、あわせてご覧ください。

読み方

• 機能全体を理解しようとするとき。

目次にしたがって読んでください。

本書は、大きく分類すると、CPU、システム制御機能、周辺機能、電気的特性の順に構成されています。

• CPU機能の詳細を理解したいとき。

別冊の「H8/300Hシリーズ プログラミングマニュアル」を参照してください。

レジスタ名がわかっていて、詳細機能を知りたいとき。

本書の後ろに、「索引」があります。索引からページ番号を検索してください。

「第23章 レジスタ一覧」にアドレス、ビット内容、初期化についてまとめています。

レジスタ表記

シリアルコミュニケーションインタフェースなど、同一または類似した機能が複数チャネルに存在する場合 に次の表記を使用します。

XXX_N (XXXは基本レジスタ名称、Nはチャネル番号)

凡例 ビット表記順 :左側が上位ビット、右側が下位ビットの順に表記しています。

ご注意

オンチップデバッギングエミュレータ (E7) を使用して H8/38076R のプログラム開発、デバッグを行う場合、以下の制限事項がありますのでご注意ください。

- 1. NMI端子はオンチップデバッギングエミュレータで占有するため使用できません。
- 2. P16、P36、P37端子も使用できません。使用する場合はユーザ基板上に追加ハードウェアが必要となります。
- 3. アドレスH'D000~H'DFFF領域はオンチップデバッギングエミュレータで使用するためユーザはこの領域は使用できません。
- 4. アドレスH'F380~H'F77F領域は絶対にアクセスしないでください。
- 5. オンチップデバッギングエミュレータを使用する場合、アドレスブレークをオンチップデバッギングエミュレータが使用するか、ユーザに開放するか設定可能になっています。オンチップデバッギングエミュレータがアドレスブレークを使用する場合、ユーザはアドレスブレークの制御レジスタをアクセスしないでください。
- 6. オンチップデバッギングエミュレータ使用時、NMI端子は入力、P16端子およびP36端子は入力、P37端子は出力になります。
- 7. ブートモードによるオンボードプログラミングモードでは、SCI3のチャネル1 (P41/RXD、P42/TXD) を使用します。
- 8. オンチップデバッギングエミュレータ使用時、クロック停止レジスタ1のビット1 (FROMCKSTP) は必ず1 にセットしてください。

関連資料一覧 ウェブ・サイトに最新資料を掲載しています。ご入手の資料が最新版であるかを確認してください。 (http://japan.renesas.com/)

• H8/38076Rグループに関するユーザーズマニュアル

資料名	資料番号
H8/38076R グループ ハードウェアマニュアル	本マニュアル
H8/300H シリーズ プログラミングマニュアル	RJJ09B0141

• 開発ツール関連ユーザーズマニュアル

資料名	資料番号
H8S、H8/300 シリーズ C/C++コンパイラ、アセンブラ、最適化リンケージエディタ	RJJ10B0049
ユーザーズマニュアル	
H8S、H8/300 シリーズ シミュレータ・デバッガ ユーザーズマニュアル	ADJ - 702 - 355
H8S、H8/300 シリーズ High-performance Embedded Workshop 3 チュートリアル	RJJ10B0027
H8S、H8/300 シリーズ High-performance Embedded Workshop 3 ユーザーズマニュアル	RJJ10B0029

• アプリケーションノート

資料名	資料番号
H8S、H8/300 シリーズ C/C++コンパイラパッケージアプリケーションノート	RJJ05B0558
単一電源版 F-ZTAT マイコンオンボード書き込み	ADJ - 502 - 069A

目次

1.	概要	1-1
1.1	特長	1-1
1.2		1-3
1.3	ピン配置図	
1.4	端子機能	
2.	CPU	2-1
2.1	アドレス空間とメモリマップ	2-2
2.2	レジスタ構成	2-3
2.2	2.1 汎用レジスタ	2-3
2.2	2.2 プログラムカウンタ(PC)	2-4
2.2	2.3 コンディションコードレジスタ (CCR)	2-5
2.3	データ形式	2-6
2.3	3.1 汎用レジスタのデータ形式	2-6
2.3	3.2 メモリ上のデータ形式	2-8
2.4	命令セット	2-9
2.4	4.1 命令の機能別一覧	2-9
2.4	4.2 命令の基本フォーマット	2-17
2.5	アドレッシングモードと実効アドレス	2-18
2.5	5.1 アドレッシングモード	2-18
2.5	5.2 実効アドレスの計算方法	2-21
2.6	基本バスサイクル	2-23
2.6	6.1 内蔵メモリ(RAM、ROM)	2-23
2.6	6.2 内蔵周辺モジュール	2-24
2.7	CPUの状態	2-25
2.8	使用上の注意事項	2-26
2.8	8.1 空きエリアへのデータアクセス	2-26
2.8	8.2 EEPMOV 命令	2-26
2.8	8.3 ビット操作命令	2-27
3.	例外処理	3-1
3.1	例外処理要因とベクタアドレス	3-2
3.2	リセット	
	2.1 リセット例外処理	

3.3 割り込み	3-6
	3-6
3.4.1 割り込み応答時間	
3.5 使用上の注意事項	3-7
3.5.1 スタック領域に関する使用上の注意事項	3-7
3.5.2 ポートモードレジスタを書き換える際の注意事項	3-8
3.5.3 割り込み要求フラグをクリアする方法	3-10
4. 割り込みコントローラ	4-1
4.1 特長	4-1
4.2 入出力端子	4-2
4.3 レジスタの説明	4-2
4.3.1 割り込みエッジセレクトレジスタ (IEGR)	4-3
4.3.2 ウェイクアップエッジセレクトレジスタ (WEGR)	4-4
4.3.3 割り込み許可レジスタ 1 (IENR1)	4-5
4.3.4 割り込み許可レジスタ 2 (IENR2)	4-6
4.3.5 割り込み要求レジスタ 1 (IRR1)	4-7
4.3.6 割り込み要求レジスタ 2 (IRR2)	4-8
4.3.7 ウェイクアップ割り込み要求レジスタ (IWPR)	4-9
4.3.8 インタラプトプライオリティレジスタ A ~ E (IPRA ~ IPRE)	4-10
4.3.9 インタラプトマスクレジスタ (INTM)	4-11
4.4 割り込み要因	4-11
4.4.1 外部割り込み	4-11
4.4.2 内部割り込み	4-12
4.5 割り込み例外処理ベクタテーブル	4-13
4.6 割り込み動作	4-15
4.6.1 割り込み例外処理シーケンス	4-16
4.6.2 割り込み応答時間	4-18
4.7 使用上の注意事項	4-19
4.7.1 割り込みの発生とディスエーブルとの競合	4-19
4.7.2 割り込みの受け付けを禁止している命令	4-20
4.7.3 EEPMOV 命令実行中の割り込み	4-20
4.7.4 IENR のクリアについて	4-20
5. クロック発振器	5-1
5.1 レジスタの説明	5-3
5.1.1 サブ 32k コントロールレジスタ (SUB32CR)	5-3
5.1.2 発振器コントロールレジスタ(OSCCR)	
5.2 システムクロック発振器	

5.2.1	水晶発振子を接続する方法	5-4
5.2.2	セラミック発振子を接続する方法	5-4
5.2.3	外部クロックを入力する方法	5-5
5.2.4	内蔵発振器を選択する方法(マスク ROM 版のみ)	5-5
5.3	サブクロック発振器	5-6
5.3.1	32.768kHz/38.4kHz 水晶発振子を接続する方法	5-6
5.3.2	サブクロックを必要としない場合の端子処理	5-7
5.3.3	外部クロックを入力する方法	5-7
5.4	プリスケーラ	5-8
5.4.1	プリスケーラ S	5-8
5.5	使用上の注意事項	5-8
5.5.1	発振子に関する注意事項	5-8
5.5.2	ボード設計上の注意事項	5-10
5.5.3	発振安定待機時間の定義	5-10
5.5.4	サプクロック停止状態に関する注意事項	5-11
5.5.5	発振子をご使用の場合の注意事項	5-12
5.5.6	パワーオンリセット回路使用時の注意事項	5-12
6. 低;	肖費電力モード	6-1
6.1	レジスタの説明	6-2
6.1.1	システムコントロールレジスタ 1 (SYSCR1)	6-2
6.1.2	システムコントロールレジスタ 2 (SYSCR2)	6-3
6.1.3	クロック停止レジスタ 1、2 (CKSTPR1、 CKSTPR2)	6-4
6.2	モード間遷移とLSIの状態	6-5
6.2.1	スリープモード	6-9
6.2.2	スタンパイモード	6-9
6.2.3	ウォッチモード	6-10
6.2.4	サブスリープモード	6-10
6.2.5	サブアクティブモード	6-11
6.2.6	アクティブ (中速) モード	6-11
6.3	直接遷移	6-12
6.3.1	アクティブ(高速)モードからアクティブ(中速)モードへの直接遷移時の時間について、	6-13
6.3.2	アクティブ(高速)モードからサブアクティブモードへの直接遷移時の時間について	6-13
6.3.3	アクティブ(中速)モードからアクティブ(高速)モードへの直接遷移時の時間について、	6-13
6.3.4	アクティブ(中速)モードからサブアクティブモードへの直接遷移時の時間について	6-14
6.3.5	サブアクティブモードからアクティブ(高速)モードへの直接遷移時の時間について	6-14
6.3.6	サブアクティブモードからアクティブ(中速)モードへの直接遷移時の時間について	6-15
6.3.7	直接遷移前後で外部入力信号が変化する場合の注意事項	6-15
6.4	モジュールスタンバイ機能	6-16
6.5	使用上の注意事項	6-16

6.5.1	スタンバイモードへの遷移と端子状態	6-16
6.5.2	スタンパイモード前後で外部入力信号が変化する場合の注意事項	6-16
7. RO	DM	7-1
7.1	ブロック構成	7-2
7.2	レジスタの説明	7-3
7.2.1	フラッシュメモリコントロールレジスタ 1(FLMCR1)	7-3
7.2.2	フラッシュメモリコントロールレジスタ 2(FLMCR2)	7-4
7.2.3	ブロック指定レジスタ 1 (EBR1)	7-4
7.2.4	フラッシュメモリパワーコントロールレジスタ(FLPWCR)	7-5
7.2.5	フラッシュメモリイネーブルレジスタ(FENR)	7-5
7.3	オンボードプログラミング	7-6
7.3.1	プートモード	7-6
7.3.2	ユーザモードでの書き込み / 消去	7-9
7.4	書き込み/消去プログラム	7-10
7.4.1	プログラム / プログラムベリファイ	7-10
7.4.2	イレース / イレースベリファイ	7-13
7.4.3	フラッシュメモリの書き込み/消去時の割り込み	7-13
7.5	書き込み / 消去プロテクト	7-15
7.5.1	ハードウェアプロテクト	7-15
7.5.2	ソフトウェアプロテクト	7-15
7.5.3	エラープロテクト	7-15
7.6	ライタモード	7-16
7.7	フラッシュメモリの低消費電力動作	7-16
7.8	モジュールスタンパイモード設定時の注意事項	7-17
8. RA	M	8-1
9. I/O	ポート	9-1
9.1	ポート1	9-1
9.1.1	ポートデータレジスタ 1 (PDR1)	9-2
9.1.2	ポートコントロールレジスタ 1(PCR1)	9-2
9.1.3	ポートプルアップコントロールレジスタ 1(PUCR1)	9-2
9.1.4	ポートモードレジスタ 1(PMR1)	9-3
9.1.5	端子機能	9-3
9.1.6	入力プルアップ MOS	9-6
9.2	ポート3	9-7
9.2.1	ポートデータレジスタ 3 (PDR3)	9-7
9.2.2	ポートコントロールレジスタ 3(PCR3)	9-8
9.2.3	ポートプルアップコントロールレジスタ 3(PUCR3)	9-8

9.2.4	ポートモードレジスタ3(PMR3)	9-8
9.2.5	端子機能	9-9
9.2.6	入力プルアップ MOS	9-10
9.3	ポート4	9-11
9.3.1	ポートデータレジスタ 4 (PDR4)	9-11
9.3.2	ポートコントロールレジスタ 4(PCR4)	9-12
9.3.3	ポートモードレジスタ4(PMR4)	9-12
9.3.4	端子機能	9-13
9.4	ポート5	9-14
9.4.1	ポートデータレジスタ 5 (PDR5)	9-14
9.4.2	ポートコントロールレジスタ 5 (PCR5)	9-15
9.4.3	ポートプルアップコントロールレジスタ 5(PUCR5)	9-15
9.4.4	ポートモードレジスタ5(PMR5)	9-15
9.4.5	端子機能	9-16
9.4.6	入力プルアップ MOS	9-16
9.5	ポート6	9-17
9.5.1	ポートデータレジスタ 6 (PDR6)	9-17
9.5.2	ポートコントロールレジスタ 6 (PCR6)	9-18
9.5.3	ポートプルアップコントロールレジスタ 6 (PUCR6)	9-18
9.5.4	端子機能	9-19
9.5.5	入力プルアップ MOS	9-19
9.6	ポート7	9-20
9.6.1	ポートデータレジスタ7(PDR7)	9-20
9.6.2	ポートコントロールレジスタ 7 (PCR7)	9-21
9.6.3	端子機能	9-21
9.7	ポート8	9-22
9.7.1	ポートデータレジスタ8(PDR8)	9-22
9.7.2	ポートコントロールレジスタ 8 (PCR8)	9-23
9.7.3	端子機能	9-23
9.8	ポート9	9-24
9.8.1	ポートデータレジスタ9(PDR9)	
9.8.2	ポートコントロールレジスタ 9 (PCR9)	9-25
9.8.3	ポートモードレジスタ9(PMR9)	9-25
9.8.4	端子機能	9-26
9.9	ポートA	
9.9.1	ポートデータレジスタ A(PDRA)	
9.9.2	ポートコントロールレジスタ A(PCRA)	
9.9.3	端子機能	9-28
9.10	ポートB	
9.10.1	ポートデータレジスタ B (PDRB)	9-30
9.10.2	ポートモードレジスタ B(PMRB)	9-31

9.10.3	端子機能	
9.11	入出力データの反転	
9.11.1	シリアルポートコントロールレジスタ(SPCR)	9-34
9.12	使用上の注意事項	9-36
9.12.1	未使用端子の処理	9-36
10. リア	'ルタイムクロック(RTC)	10-1
10.1	特長	10-1
10.2	入出力端子	10-2
10.3	レジスタの説明	10-2
10.3.1	秒データレジスタ / フリーランカウンタデータレジスタ (RSECDR)	10-2
10.3.2	分データレジスタ(RMINDR)	10-3
10.3.3	時データレジスタ(RHRDR)	10-3
10.3.4	曜日データレジスタ(RWKDR)	10-4
10.3.5	RTC コントロールレジスタ1 (RTCCR1)	10-5
10.3.6	RTC コントロールレジスタ 2 (RTCCR2)	10-6
10.3.7	クロックソースセレクトレジスタ(RTCCSR)	10-7
10.3.8	RTC 割り込みフラグレジスタ(RTCFLG)	10-8
10.4	RTCの動作	10-9
10.4.1	電源投入後のレジスタの初期設定	
10.4.2	初期設定手順	10-9
10.4.3	時刻読み出し手順	10-9
10.5	割り込み要因	10-10
10.6	使用上の注意事項	10-11
10.6.1	時計カウントに関する注意事項	10-11
10.6.2	割り込みを使用する場合の注意事項	
11. タイ	マF	11-1
11.1	特長	11-1
11.2	入出力端子	
11.3	レジスタの説明	11-3
11.3.1		
11.3.2	アウトプットコンペアレジスタ FH、FL(OCRFH、OCRFL)	
11.3.3	タイマコントロールレジスタ F (TCRF)	
11.3.4	タイマコントロールステータスレジスタ F (TCSRF)	
11.3.4	動作説明	
11.4.1	#// F の動作	
11.4.1	TCF のカウントタイミング	
11.4.2	TMOFH、TMOFL 出力タイミング	
11.4.3	TCF のクリアタイミング	
11.4.4	101 0// 3/ / 1 ~ / /	11-9

11.4.5	タイマオーバフローフラグ (OVF) のセットタイミング	11-9
11.4.6	コンペアマッチフラグのセットタイミング	11-9
11.5	タイマFの動作モード	11-10
11.6	使用上の注意事項	11-10
11.6.1	16 ビットタイマモード	11-10
11.6.2	8 ビットタイマモード	11-11
11.6.3	各フラグのクリア	11-11
11.6.4	タイマカウンタ (TCF) のリード / ライト	11-13
12. 16 l	ビットタイマパルスユニット(TPU)	12-1
12.1	特長	12-1
12.2	入出力端子	12-3
12.3	レジスタの説明	12-4
12.3.1	タイマコントロールレジスタ(TCR)	12-5
12.3.2	タイマモードレジスタ(TMDR)	12-7
12.3.3	タイマ I/O コントロールレジスタ (TIOR)	12-7
12.3.4	タイマインタラプトイネーブルレジスタ(TIER)	12-11
12.3.5	タイマステータスレジスタ(TSR)	12-12
12.3.6	タイマカウンタ (TCNT)	12-13
12.3.7	タイマジェネラルレジスタ(TGR)	12-13
12.3.8	タイマスタートレジスタ (TSTR)	12-13
12.3.9	タイマシンクロレジスタ (TSYR)	12-14
12.4	CPUとのインタフェース	12-14
12.4.1	16 ビットレジスタ	12-14
12.4.2	8 ビットレジスタ	12-15
12.5	動作説明	12-16
12.5.1	基本動作	12-16
12.5.2	同期動作	12-21
12.5.3	カスケード接続動作	12-22
12.5.4	PWM モード	12-24
12.6	割り込み要因	12-28
12.7	動作タイミング	12-29
12.7.1	入出力タイミング	12-29
12.7.2	割り込み信号タイミング	12-32
12.8	使用上の注意事項	12-34
12.8.1	モジュールスタンバイ機能の設定	12-34
12.8.2	入力クロックの制限事項	12-34
12.8.3	周期設定上の注意事項	12-34
12.8.4	TCNT のライトとクリアの競合	12-35
12.8.5	TCNT のライトとカウントアップの競合	12-35

12.8.6	TGR のライトとコンペアマッチの競合	12-36
12.8.7	TGR のリードとインプットキャプチャの競合	12-37
12.8.8	TGR のライトとインプットキャプチャの競合	12-37
12.8.9	オーバフローとカウンタクリアの競合	12-38
12.8.1	0 TCNT のライトとオーバフローの競合	12-38
12.8.1	1 入出力端子の兼用	12-39
12.8.1	2 モジュールスタンバイ時の割り込み	12-39
13. 非同	引期イベントカウンタ(AEC)	13-1
13.1	特長	13-1
13.2	入出力端子	13-2
13.3	レジスタの説明	13-3
13.3.1	イベントカウンタ PWM コンペアレジスタ(ECPWCR)	13-3
13.3.2	イベントカウンタ PWM データレジスタ(ECPWDR)	13-4
13.3.3	入力端子エッジセレクトレジスタ(AEGSR)	13-4
13.3.4	イベントカウンタコントロールレジスタ(ECCR)	13-5
13.3.5	イベントカウンタコントロール / ステータスレジスタ(ECCSR)	13-6
13.3.6	イベントカウンタ H (ECH)	13-7
13.3.7	イベントカウンタ L (ECL)	13-7
13.4	動作説明	13-8
13.4.1	16 ビットカウンタの動作	13-8
13.4.2	8 ビットカウンタの動作	13-9
13.4.3	IRQAEC の動作	13-10
13.4.4	イベントカウンタ PWM の動作	13-10
13.4.5	クロック入力許可 / 禁止機能の動作	13-11
13.5	非同期イベントカウンタの動作モード	13-12
13.6	使用上の注意事項	13-13
14. ウォ	ォッチドッグタイマ	14-1
14.1	特長	14-1
14.2	レジスタの説明	14-2
14.2.1	タイマコントロール / ステータスレジスタ WD1 (TCSRWD1)	14-3
14.2.2		
14.2.3		
14.2.4	タイマモードレジスタ WD (TMWD)	14-5
14.3	動作説明	
14.3.1	ウォッチドッグタイマ時の動作	14-6
14.3.2		
14.3.3	オーバフローフラグ(OVF)セットタイミング	14-7
14.4	割り込み	14-8

14.5	使用上の注意事項	14-8
14.5.1	ウォッチドッグタイマモードとインターバルタイマモードの切り替え	14-8
14.5.2	モジュールスタンバイモード制御	14-8
15. シリ	アルコミュニケーションインタフェース 3(SCI3、IrDA)	15-1
15.1	特長	15-1
15.2	入出力端子	15-5
15.3	レジスタの説明	15-5
15.3.1	レシープシフトレジスタ (RSR)	15-5
15.3.2	レシープデータレジスタ (RDR)	15-5
15.3.3	トランスミットシフトレジスタ(TSR)	15-6
15.3.4	トランスミットデータレジスタ(TDR)	15-6
15.3.5	シリアルモードレジスタ (SMR)	15-6
15.3.6	シリアルコントロールレジスタ (SCR)	15-8
15.3.7	シリアルステータスレジスタ (SSR)	15-10
15.3.8	ビットレートレジスタ (BRR)	15-12
15.3.9	シリアルポートコントロールレジスタ(SPCR)	15-19
15.3.10	IrDA コントロールレジスタ(IrCR)	15-20
15.4	調歩同期式モードの動作説明	15-21
15.4.1	クロック	15-21
15.4.2	SCI3 の初期化	15-24
15.4.3	データ送信	15-25
15.4.4	データ受信	15-27
15.5	クロック同期式モードの動作説明	15-30
15.5.1	クロック	15-30
15.5.2	SCI3 の初期化	15-30
15.5.3	データ送信	15-31
15.5.4	データ受信	15-33
15.5.5	データ送受信同時動作	15-35
15.6	IrDA動作	15-36
15.6.1	送信	15-37
15.6.2	受信	15-38
15.6.3	High パルス幅の選択	15-38
15.7	割り込み要求	15-39
15.8	使用上の注意事項	15-42
15.8.1	ブレークの検出と処理について	15-42
15.8.2	マーク状態とブレークの送出	
15.8.3	受信エラーフラグと送信動作について(クロック同期式モードのみ)	15-42
15.8.4	調歩同期式モードの受信データサンプリングタイミングと受信マージン	15-42
15.8.5	SCK31 (SCK32)端子機能切り替えに伴う注意事項	15-43

15.8.6	TDR へのライトと TDRE の関係について	15-44
15.8.7	RDR のリードと RDRF の関係について	15-44
15.8.8	状態遷移時における送信および受信動作について	15-45
15.8.9	サブアクティブモード、サブスリープモード時の設定について	15-45
15.8.10	シリアルコミュニケーションインタフェース 3 を実行する際に使用する発振器について (マスク ROM 版のみ)	15-45
16. シリ	Jアルコミュニケーションインタフェース 4(SCI4)	16-1
16.1	特長	
16.2	入出力端子	
16.3	レジスタの説明	
16.3.1	シリアルコントロールレジスタ 4(SCR4)	
16.3.2	シリアルコントロールステータスレジスタ 4(SCSR4)	
16.3.3	トランスミットデータレジスタ 4(TDR4)	
16.3.4	レシープデータレジスタ 4(RDR4)	
16.3.5	シフトレジスタ 4(SR4)	16-7
16.4	動作説明	16-8
16.4.1	クロック	
16.4.2	データ転送フォーマット	16-8
16.4.3	データの送信 / 受信動作	16-9
16.4.4	データ送信	16-10
16.4.5	データ受信	16-12
16.4.6	データ送受信同時動作	16-14
16.5	割り込み要因	16-15
16.6	使用上の注意事項	16-16
16.6.1	TDR4 へのライトと TDRE の関係について	16-16
16.6.2	受信エラーフラグと送信動作について	16-16
16.6.3	RDR4 のリードと RDRF の関係について	16-16
16.6.4	内部クロック /2 選択時の SCK4 出力波形について	16-17
17. 14 l	ビット PWM	17-1
17.1	特長	17-1
17.2	入出力端子	17-2
17.3	レジスタの説明	17-2
17.3.1	PWM コントロールレジスタ (PWCR)	17-2
17.3.2	PWM データレジスタ(PWDR)	17-3
17.4	動作説明	17-3
17.4.1	パルス分割 PWM の原理	17-3
17.4.2	パルス分割 PWM の設定手順	17-3
17.4.3	パルス分割 PWM の動作説明	17-4

17.4.4	標準 PWM の動作設定	17-4
17.5	PWMの動作モード	17-5
17.6	使用上の注意事項	17-5
17.6.1	PWDR のライトと PWM 波形への反映タイミングについて	17-5
18. A/D	変換器	18-1
18.1	特長	18-1
18.2	入出力端子	18-3
18.3	レジスタの説明	18-3
18.3.1	A/D リザルトレジスタ(ADRR)	18-3
18.3.2	A/D モードレジスタ (AMR)	18-4
18.3.3	A/D スタートレジスタ(ADSR)	18-5
18.4	動作説明	18-5
18.4.1	A/D 变換動作	18-5
18.4.2	外部トリガタイミング	18-5
18.4.3	A/D 変換器の動作モード	18-6
18.5	使用例	18-6
18.6	A/D変換精度の定義	18-9
18.7	使用上の注意事項	18-11
18.7.1	許容信号源インピーダンスについて	18-11
18.7.2	絶対精度への影響について	18-11
18.7.3	その他使用上の注意	18-11
19. LC[) コントローラ / ドライバ	19-1
19.1	特長	19-1
19.2	入出力端子	19-3
19.3	レジスタの説明	19-3
19.3.1	LCD ポートコントロールレジスタ(LPCR)	19-4
19.3.2	LCD コントロールレジスタ (LCR)	19-5
19.3.3	LCD コントロールレジスタ 2 (LCR2)	19-7
19.3.4	LCD トリミングレジスタ (LTRMR)	19-8
19.3.5	BGR コントロールレジスタ (BGRMR)	19-9
19.4	動作説明	19-10
19.4.1	LCD 表示までのセッティング	19-10
19.4.2	LCD RAM と表示の関係	19-12
19.4.3	3V 定電圧電源回路	19-16
19.4.4	低消費電力モード時の動作	19-17
19.4.5	LCD 駆動電源の強化と微調整	19-18
19.5	使用上の注意事項	19-18
19.5.1	LCD コントローラ / ドライバ未使用時の端子処理について	19-18

19.5.2	3V 定電圧回路未使用時の端子処理について	19-18
20. I ² C	バスインタフェース 2 (IIC2)	20-1
20.1	特長	20-1
20.2	入出力端子	20-3
20.3	レジスタの説明	20-3
20.3.1	I ² C バスコントロールレジスタ 1 (ICCR1)	20-4
20.3.2	I ² C バスコントロールレジスタ 2 (ICCR2)	20-5
20.3.3	I ² C バスモードレジスタ(ICMR)	20-7
20.3.4	I ² C バス割り込み許可レジスタ(ICIER)	20-8
20.3.5	I ² C バスステータスレジスタ(ICSR)	20-10
20.3.6	スレープアドレスレジスタ(SAR)	20-12
20.3.7	I ² C バス送信データレジスタ(ICDRT)	20-12
20.3.8	I ² C バス受信データレジスタ(ICDRR)	20-12
20.3.9	I ² C バスシフトレジスタ(ICDRS)	20-12
20.4	動作説明	20-13
20.4.1	I ² C バスフォーマット	20-13
20.4.2	マスタ送信動作	20-14
20.4.3	マスタ受信動作	20-16
20.4.4	スレーブ送信動作	20-18
20.4.5	スレーブ受信動作	20-20
20.4.6	クロック同期式シリアルフォーマット	20-22
20.4.7	ノイズ除去回路	20-24
20.4.8	使用例	20-25
20.5	割り込み要求	20-29
20.6	ビット同期回路	20-30
20.7	使用上の注意事項	20-31
20.7.1	停止条件および開始条件(再送)の出力について	20-31
20.7.2	I ² C バスモードレジスタ(ICMR)の WAIT 設定について	20-31
21. パワ	リーオンリセット回路	21-1
21.1	特長	21-1
21.2	動作説明	
21.2.1	パワーオンリセット回路	
22. アト	・レスプレーク	22-1
22.1	レジスタの説明	
22.1.1	アドレスプレークコントロールレジスタ 2(ABRKCR2)	
22.1.2	アドレスブレークステータスレジスタ 2 (ABRKSR2)	
22.1.3	プレークアドレスレジスタ 2 (BAR2H、BAR2L)	

22.1.4	ブレークデータレジスタ 2 (BDR2H、BDR2L)	22-4
22.2	動作説明	22-4
22.3	アドレスプレークの動作モード	22-5
23 LS	ジスター覧	23-1
23.1	レジスタアドレス一覧(アドレス順)	
23.2	レジスタビット一覧	
23.3	各動作モードにおけるレジスタの状態	23-12
24. 電気	〔的特性	24-1
24.1	F-ZTAT版の絶対最大定格	24-1
24.2	F-ZTAT版の電気的特性	24-2
24.2.1	電源電圧と動作範囲	24-2
24.2.2	DC 特性	24-5
24.2.3	AC 特性	24-10
24.2.4	A/D 変換器特性	24-13
24.2.5	LCD 特性	24-14
24.2.6	パワーオンリセット回路特性	24-14
24.2.7	ウォッチドッグタイマ特性	24-15
24.2.8	フラッシュメモリ特性【暫定仕様】	24-15
24.3	マスクROM版の絶対最大定格	24-17
24.4	マスクROM版の電気的特性	24-18
24.4.1	電源電圧と動作範囲	24-18
24.4.2	DC 特性	24-21
24.4.3	AC 特性	24-26
24.4.4	A/D 变換器特性	24-29
24.4.5	LCD 特性	24-30
24.4.6	パワーオンリセット回路特性	24-31
24.4.7	ウォッチドッグタイマ特性	24-31
24.5	動作タイミング	24-32
24.6	出力負荷回路	24-34
24.7	推奨発振子	24-34
24.8	使用上の注意事項	24-34
付録		付録-1
A.	命令	付録-1
A.1	命令一覧	付録-1
A.2	オペレーションコードマップ	付録-16
A.3	命令実行ステート数	付録-19
A.4	命令とアドレッシングモードの組み合わせ	付録-28

B.	I/Oポート	付録-29	
В	3.1 I/O ポートブロック図	付録-29	
В	3.2 各処理状態におけるポートの状態	付録-45	
C.	製品型名一覧	付録-46	
D.	外形寸法図	付録-48	
E.	チップ形状仕様図	付録-51	
F.	ボンディングパッド形状図	付録-52	
G.	チップトレイ仕様図	付録-53	
本版で改訂された箇所			
索引		索引-1	

図目次

1.	概要…		1-1
	図 1.1	H8/38076R グループ内部ブロック図	1-3
	図 1.2	H8/38076R グループピン配置図 (FP-80A、TFP-80C)	1-4
	図 1.3	H8/38076R グループピン配置図 (TLP-85V)	1-5
	図 1.4	HCD64F38076R パッド配置図(上面図)	1-9
	図 1.5	HCD64338076R パッド配置図 (上面図)	1-13
2.	CPU		2-1
	図 2.1	メモリマップ	2-2
	図 2.2	CPU 内部レジスタ構成	2-3
	図 2.3	汎用レジスタの使用方法	2-4
	図 2.4	スタックポインタとスタック領域の関係	2-4
	図 2.5	汎用レジスタのデータ形式 (1)	2-6
	図 2.5	汎用レジスタのデータ形式 (2)	2-7
	図 2.6	メモリ上でのデータ形式	2-8
	図 2.7	命令フォーマット	2-17
	図 2.8	メモリ間接による分岐アドレスの指定	2-20
	図 2.9	内蔵メモリアクセスサイクル	2-23
	図 2.10	内蔵周辺モジュールアクセスサイクル (3 ステートアクセスの場合)	2-24
	図 2.11	CPU の状態の分類	2-25
	図 2.12	状態遷移図	2-26
	図 2.13	同一アドレスに割付けられた 2 つのレジスタを持つタイマの構成例	2-27
3.	例外処	哩	3-1
	図 3.1	リセット例外処理シーケンス	3-4
	図 3.2	割り込み要因と要因数	3-5
	図 3.3	割り込み例外処理終了後のスタック状態	3-6
	図 3.4	SP に奇数を設定したときの動作	3-7
	図 3.5	ポートモードレジスタ(または AEGSR)操作と割り込み要求フラグのクリア手順	3-9
4.	割り込	みコントローラ	4-1
	図 4.1	割り込みコントローラのブロック図	4-1
	図 4.2	割り込み受け付けまでのフロー	4-16
	図 4.3	割り込み例外処理シーケンス	4-17

	図 4.4	割り込みの発生とディスエーブルの競合	4-19
5.	クロック	7発振器	5-1
	図 5.1 (1)) クロック発生回路のプロック図(フラッシュメモリ版)	5-1
	図 5.1 (2)) クロック発生回路のブロック図(マスク ROM 版)	5-2
	図 5.2	水晶発振子の接続例	5-4
	図 5.3	セラミック発振子の接続例	5-4
	図 5.4	外部クロックを入力する場合の接続例	5-5
	図 5.5	32.768kHz/38.4kHz 水晶発振子の接続例	5-6
	図 5.6	32.768kHz/38.4kHz 水晶発振子の等価回路	5-6
	図 5.7	サプクロックを必要としない場合の端子処理	5-7
	図 5.8	外部クロックを入力する場合の接続例	5-7
	図 5.9	水晶、セラミック発振子の配置例	5-8
	図 5.10	負性抵抗測定と回路変更案	5-9
	図 5.11	発振回路のボード設計に関する注意事項	5-10
	図 5.12	発振安定待機時間	5-11
6.	低消費電	電力モード	6-1
	図 6.1	モード遷移図	6-6
	図 6.2	スタンバイモードへの遷移と端子状態	6-16
	図 6.3	スタンバイモード、ウォッチモード前後で外部入力信号が変化する場合の注意事項	6-17
7.	ROM		7-1
	図 7.1	フラッシュメモリのプロック構成	7-2
	図 7.2	ユーザモードにおける書き込み / 消去例	7-9
	図 7.3	プログラム / プログラムベリファイフロー	7-11
	図 7.4	イレース / イレースベリファイフロー	7-14
	図 7.5	モジュールスタンバイモードの設定方法	7-17
9.	I/O ポー	F	9-1
	図 9.1	ポート 1 の端子構成	9-1
	図 9.2	ポート 3 の端子構成	9-7
	図 9.3	ポート 4 の端子構成	9-11
	図 9.4	ポート 5 の端子構成	9-14
	_	19 L c = 10 = 1## -1*	0.17
	図 9.5	ポート 6 の端子構成	9-1/
	図 9.5 図 9.6	ボート 7 の端子構成ポート 7 の端子構成	
			9-20
	図 9.6	ポート 7 の端子構成	9-20 9-22
	図 9.6 図 9.7	ポート 7 の端子構成	9-20 9-22 9-24

図 9.11	入出力データ反転機能	9-34
10. リアル	タイムクロック(RTC)	10-1
図 10.1	RTC のブロック図	10-1
図 10.2	時間表現の定義	10-5
図 10.3	初期設定手順	10-9
図 10.4	正しい時刻を得られない場合の例	10-10
11. タイマ	F	11-1
図 11.1	タイマ F のブロック図	11-2
図 11.2	TMOFH、TMOFL 出力タイミング	11-9
図 11.3	割り込み要因の発生を示す信号が有効なときに割り込み要求フラグのクリアを	行った場合11-12
12. 16ビッ	ノトタイマパルスユニット(TPU)	12-1
図 12.1	TPU ブロック図	12-3
図 12.2	16 ビットレジスタのアクセス動作(CPU TCNT(16 ビット))	12-14
図 12.3	8 ビットレジスタのアクセス動作(CPU TCR(上位 8 ビット))	12-15
図 12.4	8 ビットレジスタのアクセス動作(CPU TMDR(下位 8 ビット))	12-15
図 12.5	カウンタ動作設定手順例	12-16
図 12.6	フリーランニングカウンタの動作	12-17
図 12.7	周期カウンタの動作	12-17
図 12.8	コンペアマッチによる波形出力動作例	12-18
図 12.9	1 出力の動作例	12-18
図 12.10	トグル出力の動作例	12-19
図 12.11	インプットキャプチャ動作の設定例	12-19
図 12.12	インプットキャプチャ動作例	12-20
図 12.13	同期動作の設定手順例	12-21
図 12.14	同期動作の動作例	12-22
図 12.15	カスケード接続動作設定手順	12-23
図 12.16	カスケード接続動作例	12-23
図 12.17	PWM モードの設定手順例	12-25
図 12.18	PWM モードの動作例(1)	12-25
図 12.19	PWM モードの動作例 (2)	12-26
図 12.20	PWM モードの動作例 (3)	12-27
図 12.21	内部クロック動作時のカウントタイミング	12-29
図 12.22	外部クロック動作時のカウントタイミング	12-29
図 12.23	アウトプットコンペア出力タイミング	
図 12.24	インプットキャプチャ入力信号タイミング	12-30
図 12.25	カウンタクリアタイミング(コンペアマッチ)	
図 12.26	カウンタクリアタイミング(インプットキャプチャ)	12-31

図 12.27	TGI 割り込みタイミング(コンペアマッチ)	12-32
図 12.28	TGI 割り込みタイミング(インプットキャプチャ)	12-32
図 12.29	TCIV 割り込みのセットタイミング	12-33
図 12.30	CPU によるステータスフラグのクリアタイミング	12-33
図 12.31	TCNT のライトとクリアの競合	12-35
図 12.32	TCNT のライトとカウントアップの競合	12-35
図 12.33	TGR のライトとコンペアマッチの競合	12-36
図 12.34	TGR のリードとインプットキャプチャの競合	12-37
図 12.35	TGR のライトとインプットキャプチャの競合	12-37
図 12.36	オーバフローとカウンタクリアの競合	12-38
図 12.37	TCNT のライトとオーバフローの競合	12-38
13. 非同其	月イベントカウンタ(AEC)	13-1
図 13.1	非同期イベントカウンタブロック図	13-2
図 13.2	16 ビットカウンタとして使用する場合のソフトウェア手順	13-8
図 13.3	8 ビットカウンタとして使用する場合のソフトウェア手順	13-9
図 13.4	イベントカウンタ動作波形	13-10
図 13.5	クロック制御動作例	13-11
14. ウォッ	リチドッグタイマ	14-1
図 14.1	ウォッチドッグタイマのブロック図	14-2
図 14.2	ウォッチドッグタイマの動作例	14-6
図 14.3	ウォッチドッグタイマモード時の動作	14-7
図 14.4	OVF フラグのセットタイミング	14-7
15. シリフ	プルコミュニケーションインタフェース3(SCI3、IrDA)	15-1
図 15.1 (〔1) SCI3_1 のプロック図	15-3
図 15.1 ((2) SCI3_2のプロック図	15-4
図 15.2	調歩同期式通信のデータフォーマット	15-21
図 15.3	出力クロックと通信データの位相関係(調歩同期式モード)	
	(8 ビットデータ / パリティあり / 2 ストップビットの例)	15-21
図 15.4	SCI3 を初期化するときのフローチャートの例	15-24
図 15.5	調歩同期式モードの送信時の動作例 (8 ビットデータ/パリティあり/1 ストップビットの例)	15-25
図 15.6	データ送信のフローチャートの例(調歩同期式モード)	
図 15.7	調歩同期式モードの受信時の動作例	
	(8ビットデータ / パリティあり / 1 ストップビットの例)	15-27
図 15.8	データ受信のフローチャートの例(調歩同期式モード)	15-29
図 15.9	クロック同期式通信のデータフォーマット	15-30
図 15.10	クロック同期式モードの送信時の動作例	15-31
図 15.11	データ送信のフローチャートの例(クロック同期式モード)	15-32

図 15.12	クロック同期式モードの受信時の動作例	15-33
図 15.13	データ受信フローチャートの例(クロック同期式モード)	15-34
図 15.14	データ送受信同時動作のフローチャートの例(クロック同期式モード)	15-35
図 15.15	IrDA プロック図	15-36
図 15.16	IrDA 送信 / 受信動作	15-37
図 15.17 ((a) RDRFのセットと RXI 割り込み	15-41
図 15.17 ((b) TDRE のセットと TXI 割り込み	15-41
図 15.17 ((c) TEND のセットと TEI 割り込み	15-41
図 15.18	調歩同期式モードの受信データサンプリングタイミング	15-43
図 15.19	RDR のリードタイミングとデータの関係	15-44
16. シリア	ルコミュニケーションインタフェース 4(SCI4)	16-1
図 16.1	SCI4 のブロック図	16-2
図 16.2	転送フォーマット	16-8
図 16.3	SCI4 を初期化するときのフローチャートの例	16-9
図 16.4	データ送信のフローチャートの例	16-10
図 16.5	送信時の動作例	16-11
図 16.6	データ受信フローチャートの例	16-12
図 16.7	受信時の動作例	16-13
図 16.8	データ送受信同時動作のフローチャートの例	16-14
図 16.9	RDR4 リードタイミングとデータの関係	16-17
図 16.10	内部クロック /2 選択時の転送フォーマット	16-17
17. 14ビッ	y ► PWM	17-1
図 17.1	14 ビット PWM のプロック図	17-1
図 17.2	4 分割した場合のパルス分割方式 PWM の動作例	17-3
☒ 17.3	PWM 出力波形	17-4
18. A/D 変	換器	18-1
図 18.1	A/D 変換器のブロック図	18-2
図 18.2	外部トリガ入力タイミング	18-6
図 18.3	A/D 変換器の動作例	18-7
図 18.4	A/D 変換器の使用手順の概念フロー(ソフトウェアでポーリングする場合)	18-8
図 18.5	A/D 変換器の使用手順の概念フロー(割り込みを使用する場合)	18-8
図 18.6	A/D 変換精度の定義(1)	18-9
図 18.7	A/D 変換精度の定義 (2)	18-10
図 18.8	アナログ入力回路の例	18-11
19. LCD =	ıントローラ/ドライバ	19-1
図 19.1	LCD コントローラ / ドライバのブロック図	19-2

図 19.2	1/2 デューティ時の LCD 駆動電源の処理	19-10
図 19.3	LCD RAM マップ(1/4 デューティ)	19-12
図 19.4	LCD RAM マップ (1/3 デューティ)	19-12
図 19.5	LCD RAM マップ(1/2 デューティ)	19-13
図 19.6	LCD RAM マップ(スタティック)	19-13
図 19.7	各デューティでの出力波形(A 波形)	19-14
図 19.8	各デューティでの出力波形(B 波形)	19-15
図 19.9	3V 定電圧電源回路使用時の接続方法	19-17
図 19.10	外部分割抵抗の接続方法	19-18
20. I ² C バ	スインタフェース 2(IIC2)	20-1
☑ 20.1	I ² C バスインタフェース 2 のブロック図	20-2
図 20.2	入出力端子の外部回路接続例	20-3
図 20.3	I ² C バスフォーマット	20-13
図 20.4	I ² C バスタイミング	20-13
図 20.5	マスタ送信モード動作タイミング(1)	20-15
図 20.6	マスタ送信モード動作タイミング (2)	20-15
図 20.7	マスタ受信モード動作タイミング(1)	20-17
図 20.8	マスタ受信モード動作タイミング (2)	20-17
図 20.9	スレーブ送信モード動作タイミング (1)	20-19
図 20.10	スレーブ送信モード動作タイミング(2)	20-20
図 20.11	スレープ受信モード動作タイミング (1)	20-21
図 20.12	スレープ受信モード動作タイミング(2)	20-21
図 20.13	クロック同期式シリアルの転送フォーマット	20-22
図 20.14	送信モード動作タイミング	20-23
図 20.15	受信モード動作タイミング	20-24
図 20.16	ノイズ除去回路のブロック図	20-24
図 20.17	マスタ送信モードのフローチャート例	20-25
図 20.18	マスタ受信モードのフローチャート例	20-26
図 20.19	スレーブ送信モードフローチャート例	20-27
図 20.20	スレープ受信モードフローチャート例	20-28
図 20.21	ビット同期回路のタイミング	20-30
21. パワー	- オンリセット回路	21-1
図 21.1	パワーオンリセット回路	21-1
図 21.2	パワーオンリセット回路動作タイミング	21-2
22. アドレ	·スプレーク	22-1
図 22.1	アドレスプレークプロック図	22-1
図 22.2	アドレスブレーク割り込み動作例 (1)	22-4

図 22.2	アドレスブレーク割り込み動作例(2)	22-5
24. 電気的	特性	24-1
፟ 24.1	パワーオンリセット回路リセットタイミング	24-31
☑ 24.2	クロック入力タイミング	
☑ 24.3	RES 端子 Low レベル幅タイミング	
☑ 24.4	入力タイミング	
図 24.5	SCK3 入力クロックタイミング	24-32
図 24.6	SCI3 クロック同期式モード入出力タイミング	24-33
図 24.7	TCLKA~TCLKC 端子クロック入力タイミング	24-33
図 24.8	I ² C バスインタフェース入出力タイミング	24-33
図 24.9	出力負荷条件	24-34
付録		付録-1
図 B.1 (a	ı) ポート 1 ブロック図(P16 端子)(F-ZTAT 版)	付録-29
図 B.1 (b	o) ポート 1 ブロック図(P16 端子)(マスク ROM 版)	付録-30
図 B.1 (c	;) ポート 1 ブロック図(P15~P12 端子)	付録-30
図 B.1 (d	l) ポート 1 ブロック図(P11、P10 端子)	付録-31
図 B.2 (a	ı) ポート 3 ブロック図(P37 端子)(F-ZTAT 版)	付録-32
図 B.2 (t	o) ポート 3 ブロック図(P37 端子)(マスク ROM 版)	付録-32
図 B.2(c	:) ポート 3 ブロック図(P36 端子)(F-ZTAT 版)	付録-33
図 B.2(d	1) ポート 3 ブロック図(P36 端子)(マスク ROM 版)	付録-33
図 B.2 (e	e) ポート 3 ブロック図 (P32 端子)	付録-34
図 B.2 (f) ポート 3 ブロック図(P31 端子)	付録-35
図 B.2(g	g) ポート 3 ブロック図(P30 端子)	付録-36
図 B.3 (a	ı) ポート 4 ブロック図(P42 端子)	付録-37
図 B.3 (t	o) ポート 4 ブロック図(P41 端子)	付録-38
図 B.3 (c	·) ポート 4 ブロック図(P40 端子)	付録-39
図 B.4	ポート 5 ブロック図	付録-40
図 B.5	ポート 6 ブロック図	付録-40
図 B.6	ポート 7 ブロック図	付録-41
図 B.7	ポート 8 ブロック図	付録-41
図 B.8 (a	a) ポート 9 ブロック図(P93 端子)	付録-42
図 B.8(t	o) ポート 9 ブロック図(P92 端子)	付録-42
図 B.8 (c	e) ポート 9 ブロック図(P91、P90 端子)	付録-43
図 B.9	ポート A ブロック図	
図 B.10 (, , , , , , , , , , , , , , , , , , , ,	
図 B.10 (
図 D.1	外形寸法図(FP-80A)	付録-48
図 D.2	外形寸法図 (TFP-80C)	付録-49

図 D.3	外形寸法図(TLP-85V)	付録-50
図 E.1	チップ断面図 (HCD64338076R、HCD64338075R、HCD64338074R、HCD	D64338073R)付録-51
図 E.2	チップ断面図 (HCD64F38076R)	付録-51
図 F.1	ボンディングパッド形状図 (HCD64F38076R、HCD64338076R、HCD64338075R、HCD64338074R、	HCD64338073R)付録-52
図 G.1	チップトレイ仕様図 (HCD64F38076R、HCD64338076R、HCD64338075R、HCD64338074R、	HCD64338073R)付録-53
図 G.2	チップトレイ仕様図 (HCD64F38076R)	付録-54

表目次

1.	概要…		1-1
	表 1.1	TLP-85V ピン配置対応	1-6
	表 1.2	パッド座標	1-10
	表 1.3	パッド座標	1-14
	表 1.4	端子機能	1-17
2.	CPU		2-1
	表 2.1	オペレーションの記号	2-9
	表 2.2	データ転送命令	2-10
	表 2.3	算術演算命令	2-10
	表 2.4	論理演算命令	2-12
	表 2.5	シフト命令	2-12
	表 2.6	ビット操作命令	2-13
	表 2.7	分岐命令	2-15
	表 2.8	システム制御命令	2-16
	表 2.9	ブロック転送命令	2-16
	表 2.10	アドレッシングモードー覧表	2-18
	表 2.11	絶対アドレスのアクセス範囲	2-19
	表 2.12	実効アドレスの計算方法 (1)	2-21
	表 2.12	実効アドレスの計算方法 (2)	2-22
3.	例外処	理	3-1
	表 3.1	例外処理要因とベクタアドレス	3-2
	表 3.2	リセット要因	3-3
	表 3.3	割り込み要求待ちステート数	3-6
	表 3.4	割り込み要求フラグが 1 にセットされる条件	3-8
4.	割り込	みコントローラ	4-1
	表 4.1	端子構成	4-2
	表 4.2	割り込み要因とベクタアドレスおよび割り込み優先順位一覧	4-13
	表 4.3	割り込み制御状態	4-15
	表 4.4	割り込み応答時間	4-18

5. クロッ	ック発振器	5-1
表 5.1	システムクロック発振器と内蔵発振器の選択方法	5-5
6. 低消費	貴電力モード	6-1
表 6.1	動作周波数と待機時間	6-3
表 6.2	SLEEP 命令実行後の状態と割り込みによる復帰先	
表 6.3	各動作モードでの LSI の状態	
7. ROM		7-1
表 7.1	プログラミングモード選択方法	7-6
表 7.2	ブートモードの動作	
表 7.3	ビットレート自動合わせ込みが可能なシステムクロック周波数	
表 7.4	再書き込みデータ演算表	
表 7.5		
表 7.6	書き込み時間	7-12
表 7.7	フラッシュメモリの動作状態	7-16
10. リアノ	レタイムクロック(RTC)	10-1
表 10.1	端子構成	10-2
表 10.2	割り込み要因	10-10
11. タイマ	ζ F	11-1
表 11.1	端子構成	11-2
表 11.2	タイマFの動作モード	11-10
12. 16ビ	ットタイマパルスユニット(TPU)	12-1
表 12.1	TPU の機能一覧	12-2
表 12.2	端子構成	12-3
表 12.3	CCLR1 ~ CCLR0 (チャネル1、2)	12-5
表 12.4	TPSC2~TPSC0 (チャネル1)	12-6
表 12.5	TPSC2~TPSC0 (チャネル2)	12-6
表 12.6	MD3 ~ MD0	12-7
表 12.7	TIOR_1 (チャネル1)	12-8
表 12.8	TIOR_2 (チャネル2)	12-8
表 12.9	TIOR_1 (チャネル1)	12-9
表 12.10	TIOR_2 (チャネル 2)	12-10
表 12.11	カスケード接続組み合わせ	12-22
表 12.12	各 PWM 出力のレジスタと出力端子	12-24
表 12.13	TPU 割り込み一覧	12-28

13. 非同期	イベントカウンタ(AEC)	13-1
表 13.1	端子構成	13-2
表 13.2	イベントカウンタ PWM 動作例	13-11
表 13.3	非同期イベントカウンタの動作モード	13-12
表 13.4	最大クロック周波数	13-13
15. シリア	'ルコミュニケーションインタフェース 3(SCI3、IrDA)	15-1
表 15.1	SCI3 のチャネル構成	15-2
表 15.2	端子構成	15-5
表 15.3	ビットレートに対する BRR の設定例〔調歩同期式モード〕 (1)	15-13
表 15.3	ビットレートに対する BRR の設定例〔調歩同期式モード〕 (2)	15-13
表 15.3	ビットレートに対する BRR の設定例〔調歩同期式モード〕(3)	15-14
表 15.3	ビットレートに対する BRR の設定例〔調歩同期式モード〕 (4)	15-14
表 15.3	ビットレートに対する BRR の設定例〔調歩同期式モード〕(5)	15-15
表 15.4	n とクロックの関係	15-15
表 15.5	各周波数における最大ビットレート〔調歩同期式モード〕	15-16
表 15.6	ビットレートに対する BRR の設定例〔クロック同期式モード〕 (1)	15-17
表 15.6	ビットレートに対する BRR の設定例〔クロック同期式モード〕 (2)	15-17
表 15.7	n とクロックの関係	15-18
表 15.8	通信フォーマット(調歩同期式モード)	15-22
表 15.9	SMR の設定値と送信 / 受信フォーマット	15-23
表 15.10	SMR、SCR の設定とクロックソースの選択	15-23
表 15.11	SSR のステータスフラグの状態と受信データの転送	15-28
表 15.12	IrCKS2~IrCKS0 ビットの設定	15-38
表 15.13	SCI3 の割り込み要求	15-39
表 15.14	送信 / 受信割り込み	15-40
16. シリア	'ルコミュニケーションインタフェース 4(SCl4)	16-1
表 16.1	端子構成	16-2
表 16.2	プリスケーラ分周比と転送クロック周期(内部クロックの場合)	16-7
表 16.3	SCI4 割り込み要求の内容	16-15
17. 14ビ	y ト PWM	17-1
表 17.1	端子構成	17-2
表 17.2	PWCR、PWDR と出力波形の関係	17-4
表 17.3	PWM の動作モード	17-5
18. A/D 変	換器	18-1
表 18.1	端子構成	18-3
表 18.2	A/D 変換器の動作モード	18-6

19. LCD	コントローラ / ドライバ	19-1
表 19.1	端子構成	19-3
表 19.2	デューティ比、コモン機能の選択	19-4
表 19.3	セグメントドライバの選択	19-5
表 19.4	フレーム周波数の選択	19-6
表 19.5	出力レベルの関係	19-16
表 19.6	低消費電力モードと表示動作の関係	19-17
20. I ² C バ	スインタフェース 2 (IIC2)	20-1
表 20.1	端子構成	20-3
表 20.2	転送レート	20-5
表 20.3	割り込み要求一覧	20-29
表 20.4	SCL をモニタする時間	20-30
22. アドレ	·スプレーク	22-1
表 22.1	使用するデータバス	22-3
表 22.2	アドレスブレークの動作モード	22-5
24. 電気的	9特性	24-1
表 24.1	絶対最大定格	24-1
表 24.2	DC 特性	24-5
表 24.3	制御信号タイミング	24-10
表 24.4	シリアルインタフェースタイミング	24-12
表 24.5	I ² C バスインタフェースタイミング	24-12
表 24.6	A/D 变換器特性	24-13
表 24.7	LCD 特性	24-14
表 24.8	パワーオンリセット回路特性	24-14
表 24.9	ウォッチドッグタイマ特性	24-15
表 24.10	フラッシュメモリ特性	24-15
表 24.11	絶対最大定格	24-17
表 24.12	DC 特性	24-21
表 24.13	制御信号タイミング	24-26
表 24.14	シリアルインタフェースタイミング	24-28
表 24.15	I ² C バスインタフェースタイミング	24-28
表 24.16	A/D 変換器特性	24-29
表 24.17	LCD 特性	24-30
表 24.18	パワーオンリセット回路特性	24-31
表 24.19	ウォッチドッグタイマ特性	24-31

付録		付録-1
表 A.1	命令セット一覧	.付録-3
表 A.2	オペレーションコードマップ(1)1	付録-16
表 A.2	オペレーションコードマップ(2)	付録-17
表 A.2	オペレーションコードマップ(3)	付録-18
表 A.3	実行状態 (サイクル) に要するステート数	付録-19
表 A.4	命令の実行状態(サイクル数)	付録-20
表 A.5	命令とアドレッシングモードの組み合わせ	付録-28

1. 概要

1.1 特長

• 16ビット高速H8/300H CPU

H8/300 CPUとオブジェクトレベルで上位互換

汎用レジスタ:16ビット×16本

基本命令:62種類

• 豊富な周辺機能

RTC (フリーランカウンタとしても使用可能)

非同期イベントカウンタ(AEC)

LCDコントローラ / ドライバ

タイマF

16ビットタイマパルスユニット (TPU)

14ビットPWM

ウォッチドッグタイマ

SCI (調歩同期式またはクロック同期式シリアルコミュニケーションインタフェース)

I²Cバスインタフェース(フィリップス社が提唱するI²Cバスインタフェース方式に準拠)

10ビットA/D変換器

内蔵メモリ

製品分類		製品型名	ROM	RAM
フラッシュメモリ版(F-ZTAT [™] 版)	H8/38076RF	HD64F38076R	52k バイト*	3k バイト
マスク ROM 版	H8/38076R	HD64338076R	48k バイト	2k バイト
	H8/38075R	HD64338075R	40k バイト	2k バイト
	H8/38074R	HD64338074R	32k バイト	1k バイト
	H8/38073R	HD64338073R	24k バイト	1k バイト

- 【注】 F-ZTAT[™]は(株)ルネサス テクノロジの商標です。
 - * 52k バイトのうち 4k バイトはオンチップデバッギングエミュレータで使用します。オンチップデバッギングエミュレータを使用しない場合は 52k バイト有効です。
- 汎用入出力ポート

入出力ポート: 55本。このうち大電流ポート4本 (IoL = 15mA @VoL = 1.0V)

入力ポート:8本

- 各種低消費電力モードをサポート
- 小型パッケージ

パッケージ	コード	旧コード	ボディサイズ	ピンピッチ	備考
QFP-80	PRQP0080JB-A	FP-80A	14 × 14mm	0.65mm	
TQFP-80	PTQP0080KC-A	TFP-80C	12 × 12mm	0.5mm	
P-TFLGA-85	PTLG0085JA-A	TLP-85V	7 × 7mm	0.65mm	

1.2 内部ブロック図




図 1.1 H8/38076R グループ内部ブロック図

1.3 ピン配置図




図 1.2 H8/38076R グループピン配置図 (FP-80A、TFP-80C)




図 1.3 H8/38076R グループピン配置図 (TLP-85V)

表 1.1 TLP-85V ピン配置対応

HB/38076R グループ	端子名	ピン記号
P14/TIOCA2/TCLKC C1 P15/TIOCB2 B2 P16/SCK4 C2 P30/SCK32/TMOW D1 P31/RXD32/SDA D3 P32/TXD32/SCL D2 P36/SI4 E1 P37/SO4 E3 X1 F2 X2 E2 Vss F3 OSC2 G3 OSC1 F1 TEST/ADTRG G2 RES H2 NMI G1 P40/SCK31/TMIF H3 P41/RXD31/IRXD/TMOFL J1 P42/TXD31/IRXD/TMOFL H1 NC K1 Vc K2 C1 K3 C2 J2 V1 J3 V2 K4 V3 H4 PAI/COM1 J4 PAI/COM2 K5 PA2/COM3 H5 PA3/COM4 J6 P50/WKP0/SeG1 J6 P50/WKP2/SeG3	H8/38076R グループ	(TLP-85V)
P16/SCK4 C2 P30/SCK32/TMOW D1 P31/RXD32/SDA D3 P32/TXD32/SCL D2 P36/SI4 E1 P37/SO4 E3 X1 F2 X2 E2 Vss F3 OSC2 G3 OSC1 F1 TEST/ADTRG G2 RES H2 NMI G1 P40/SCK31/TMIF H3 P41/RXD31/IRXD/TMOFL J1 P42/TXD31/ITXD/TMOFH H1 NC K2 C1 K3 C2 J2 V1 K3 C2 J2 V1 K4 V3 K4 V3 K4 V4 J3 V2 K4 V3 K4 V4 J4 V3 K4 V4 J4 V5 K5 P60/CMQ1	P13/TIOCB1/TCLKB	B1
P16/SCK4 C2 P30/SCK32/TMOW D1 P31/RXD32/SDA D3 P32/TXD32/SCL D2 P36/S14 E1 P37/SO4 E3 X1 F2 X2 E2 Vss F3 OSC2 G3 OSC1 F1 TEST/ADTRG G2 RES H2 NMI G1 P40/SCK31/TMIF H3 P41/RXD31/IrRXD/TMOFL J1 P42/TXD31/IrXD/TMOFH H1 NC K2 C1 K3 C2 J2 V1 K3 C2 J2 V1 K4 V3 K4 V3 K4 V3 H4 PAI/COM1 J4 PAI/COM2 K5 PAI/COM3 H5 PAI/COM4 J6 PS0/WKP0/SEG1 J6 PS0/WKP0/SEG3 H6 </td <td>P14/TIOCA2/TCLKC</td> <td>C1</td>	P14/TIOCA2/TCLKC	C1
P30/SCK32/TMOW D1 P31/RXD32/SDA D3 P32/TXD32/SCL D2 P36/SI4 E1 P37/SO4 E3 X1 F2 X2 E2 Vss F3 OSC2 G3 OSC1 F1 TEST/ADTRG G2 RES H2 NMI G1 P40/SCK31/TMIF H3 P41/RXD31/IrRXD/TMOFL J1 P42/TXD31/IrTXD/TMOFH H1 NC K2 C1 K3 C2 J2 V1 J3 V2 K4 V3 H4 V3 H4 V3 H4 PA0/COM1 J4 PA1/COM2 K5 PA2/COM3 H5 P50/WKP0/SEG1 J5 P50/WKP0/SEG3 H6	P15/TIOCB2	B2
P3I/RXD32/SDA D3 P32/TXD32/SCL D2 P36/SI4 E1 P37/SO4 E3 X1 F2 X2 E2 Vss F3 OSC2 G3 OSC1 F1 TEST/ADTRG G2 RES H2 NMI G1 P40/SCK31/TMIF H3 P41/RXD31/IrRXD/TMOFL J1 P42/TXD31/IrXD/TMOFL H1 NC K1 Vcc K2 C1 K3 C2 J2 V1 J3 V2 K4 V3 H4 V3 H4 V3 H4 PA0/COM1 J4 PA0/COM2 K5 PA2/COM3 H5 PA5/COM4 J6 P5/WKP7/SEG2 H6 P5/WKP7/SEG3 H7	P16/SCK4	C2
P32/TXD32/SCL D2 P36/SI4 E1 P37/SO4 E3 X1 F2 X2 E2 Vss F3 OSC2 G3 OSC1 F1 TEST/ADTRG G2 RES H2 NMI G1 P40/SCK31/TMIF H3 P41/RXD31/IrRXD/TMOFL J1 P42/TXD31/IrXD/TMOFH H1 NC K1 Vc K2 C1 K3 C2 J2 V1 J3 V2 K4 V3 H4 PA0/COM1 J4 PA1/COM2 K5 PA2/COM3 H5 P50WKP0/SEG1 J5 P50WKP2/SEG3 H6	P30/SCK32/TMOW	D1
P36/S14 E1 P37/SO4 E3 X1 F2 X2 E2 Vss F3 OSC2 G3 OSC1 F1 TEST/ADTRG G2 RES H2 NMI G1 P40/SCK31/TMIF H3 P41/RXD31/IrRXD/TMOFL J1 P42/TXD31/IrXD/TMOFH H1 NC K1 Vcc K2 C1 K3 C2 J2 V1 J3 V2 K4 V3 H4 PA0/COM1 J4 PA1/COM2 K5 PA2/COM3 H5 PA3/COM4 J6 P50/WKP0/SEG1 J5 P50/WKP2/SEG3 H6	P31/RXD32/SDA	D3
P37/SO4 E3 X1 F2 X2 E2 Vss F3 OSC2 G3 OSC1 F1 TEST/ADTRG G2 RES H2 NMI G1 P40/SCK31/TMIF H3 P41/RXD31/IrXD/TMOFL J1 P42/TXD31/IrXD/TMOFH H1 NC K1 Vc K2 C1 K3 C2 J2 V1 J3 V2 K4 V3 H4 PA0/COM1 J4 PA1/COM2 K5 PA2/COM3 H5 PA3/COM4 J6 P50/WKP0/SEG1 J5 P51/WKP1/SEG2 H6 P52/WKP2/SEG3 H7	P32/TXD32/SCL	D2
X1 F2 X2 E2 Vss F3 OSC2 G3 OSC1 F1 TEST/ADTRG G2 RES H2 NMI G1 P40/SCK31/TMIF H3 P41/RXD31/IrXD/TMOFL J1 P42/TXD31/IrXD/TMOFH H1 NC K1 Vcc K2 C1 K3 C2 J2 V1 J3 V2 K4 V3 H4 PA0/COM1 J4 PA1/COM2 K5 PA2/COM3 H5 PA3/COM4 J6 P50/WKP0/SEG1 J5 P51/WKP1/SEG2 H6 P52/WKP2/SEG3 H7	P36/S14	E1
X2 E2 Vss F3 OSC2 G3 OSC1 F1 TEST/ADTRG G2 RES H2 NMI G1 P40/SCK31/TMIF H3 P41/RXD31/IrRXD/TMOFL J1 P42/TXD31/IrTXD/TMOFH H1 NC K1 Vc K2 C1 K3 C2 J2 V1 J3 V2 K4 V3 H4 PA0/COM1 J4 PA1/COM2 K5 PA2/COM3 H5 PA3/COM4 J6 P50/WKP0/SEG1 J5 P51/WKP7/SEG2 H6 P52/WKP2/SEG3 H7	P37/SO4	E3
VSS F3 OSC2 G3 OSC1 F1 TEST/ADTRG G2 RES H2 NMI G1 P40/SCK31/TMIF H3 P41/RXD31/IrRXD/TMOFL J1 NC K1 Vc K2 C1 K3 C2 J2 V1 J3 V2 K4 V3 H4 PA0/COM1 J4 PA1/COM2 K5 PA2/COM3 H5 PA3/COM4 J6 P50/WKP0/SEG1 J5 P51/WKP1/SEG2 H6 P52/WKP2/SEG3 H7	X1	F2
OSC2 G3 OSC1 F1 TEST/ADTRG G2 RES H2 NMI G1 P40/SCK31/TMIF H3 P41/RXD31/IrRXD/TMOFL J1 P42/TXD31/IrXD/TMOFH H1 NC K1 Vcc K2 C1 K3 C2 J2 V1 J3 V2 K4 V3 H4 PA0/COM1 J4 PA1/COM2 K5 PA2/COM3 H5 PA3/COM4 J6 P50/WKP0/SEG1 J5 P51/WKP7/SEG2 H6 P52/WKP2/SEG3 H7	X2	E2
OSC1 F1 TEST/ADTRG G2 RES H2 NMI G1 P40/SCK31/TMIF H3 P41/RXD31/IrRXD/TMOFL J1 P42/TXD31/IrTXD/TMOFH H1 NC K1 Vcc K2 C1 K3 C2 J2 V1 J3 V2 K4 V3 H4 PA0/COM1 J4 PA1/COM2 K5 PA2/COM3 H5 PA3/COM4 J6 P50/WKP0/SEG1 J5 P51/WKPT/SEG2 H6 P52/WKPZ/SEG3 H7	Vss	F3
TEST/ADTRG G2 RES H2 NMI G1 P40/SCK31/TMIF H3 P41/RXD31/IrRXD/TMOFL J1 P42/TXD31/IrXD/TMOFH H1 NC K1 Vcc K2 C1 K3 C2 J2 V1 J3 V2 K4 V3 H4 PA0/COM1 J4 PA1/COM2 K5 PA2/COM3 H5 PA3/COM4 J6 P50/WKP0/SEG1 J5 P51/WKP7/SEG2 H6 P52/WKPZ/SEG3 H7	OSC2	G3
RES H2 NMI G1 P40/SCK31/TMIF H3 P41/RXD31/IrRXD/TMOFL J1 P42/TXD31/IrTXD/TMOFH H1 NC K1 Vcc K2 C1 K3 C2 J2 V1 J3 V2 K4 V3 H4 PA0/COM1 J4 PA1/COM2 K5 PA2/COM3 H5 PA3/COM4 J6 P50/WKP0/SEG1 J5 P51/WKP7/SEG2 H6 P52/WKP2/SEG3 H7	OSC1	F1
NMI G1 P40/SCK31/TMIF H3 P41/RXD31/IrRXD/TMOFL J1 P42/TXD31/IrTXD/TMOFH H1 NC K1 Vcc K2 C1 K3 C2 J2 V1 J3 V2 K4 V3 H4 PA0/COM1 J4 PA1/COM2 K5 PA2/COM3 H5 PA3/COM4 J6 P50/WKP0/SEG1 J5 P51/WKP1/SEG2 H6 P52/WKP2/SEG3 H7	TEST/ADTRG	G2
P40/SCK31/TMIF H3 P41/RXD31/IrRXD/TMOFL J1 P42/TXD31/IrTXD/TMOFH H1 NC K1 Vcc K2 C1 K3 C2 J2 V1 J3 V2 K4 V3 H4 PA0/COM1 J4 PA1/COM2 K5 PA2/COM3 H5 PA3/COM4 J6 P50/WKP0/SEG1 J5 P51/WKP1/SEG2 H6 P52/WKP2/SEG3 H7	RES	H2
P41/RXD31/IrRXD/TMOFL J1 P42/TXD31/IrTXD/TMOFH H1 NC K1 Vcc K2 C1 K3 C2 J2 V1 J3 V2 K4 V3 H4 PA0/COM1 J4 PA1/COM2 K5 PA2/COM3 H5 PA3/COM4 J6 P50/WKP0/SEG1 J5 P51/WKP1/SEG2 H6 P52/WKP2/SEG3 H7	NMI	G1
P42/TXD31/IrTXD/TMOFH H1 NC K1 Vcc K2 C1 K3 C2 J2 V1 J3 V2 K4 V3 H4 PA0/COM1 J4 PA1/COM2 K5 PA2/COM3 H5 P50/WKP0/SEG1 J5 P51/WKPT/SEG2 H6 P52/WKP2/SEG3 H7	P40/SCK31/TMIF	H3
NC K1 Vcc K2 C1 K3 C2 J2 V1 J3 V2 K4 V3 H4 PA0/COM1 J4 PA1/COM2 K5 PA2/COM3 H5 PA3/COM4 J6 P50/WKP0/SEG1 J5 P51/WKP1/SEG2 H6 P52/WKP2/SEG3 H7	P41/RXD31/IrRXD/TMOFL	J1
Vcc K2 C1 K3 C2 J2 V1 J3 V2 K4 V3 H4 PA0/COM1 J4 PA1/COM2 K5 PA2/COM3 H5 P50/WKP0/SEG1 J5 P51/WKP1/SEG2 H6 P52/WKP2/SEG3 H7	P42/TXD31/lrTXD/TMOFH	H1
C1 K3 C2 J2 V1 J3 V2 K4 V3 H4 PA0/COM1 J4 PA1/COM2 K5 PA2/COM3 H5 PA3/COM4 J6 P50/WKP0/SEG1 J5 P51/WKP1/SEG2 H6 P52/WKP2/SEG3 H7	NC	K1
C2 J2 V1 J3 V2 K4 V3 H4 PA0/COM1 J4 PA1/COM2 K5 PA2/COM3 H5 PA3/COM4 J6 P50/WKP0/SEG1 J5 P51/WKP1/SEG2 H6 P52/WKP2/SEG3 H7	Vcc	K2
V1 J3 V2 K4 V3 H4 PA0/COM1 J4 PA1/COM2 K5 PA2/COM3 H5 PA3/COM4 J6 P50/WKP0/SEG1 J5 P51/WKPT/SEG2 H6 P52/WKP2/SEG3 H7	C1	КЗ
V2 K4 V3 H4 PA0/COM1 J4 PA1/COM2 K5 PA2/COM3 H5 PA3/COM4 J6 P50/WKP0/SEG1 J5 P51/WKP1/SEG2 H6 P52/WKP2/SEG3 H7	C2	J2
V3 H4 PA0/COM1 J4 PA1/COM2 K5 PA2/COM3 H5 PA3/COM4 J6 P50/WKP0/SEG1 J5 P51/WKP1/SEG2 H6 P52/WKP2/SEG3 H7	V1	J3
PA0/COM1 J4 PA1/COM2 K5 PA2/COM3 H5 PA3/COM4 J6 P50/WKP0/SEG1 J5 P51/WKP1/SEG2 H6 P52/WKP2/SEG3 H7	V2	K4
PA1/COM2 K5 PA2/COM3 H5 PA3/COM4 J6 P50/WKP0/SEG1 J5 P51/WKP1/SEG2 H6 P52/WKP2/SEG3 H7	V3	H4
PA2/COM3 H5 PA3/COM4 J6 P50/WKP0/SEG1 J5 P51/WKP1/SEG2 H6 P52/WKP2/SEG3 H7	PA0/COM1	J4
PA3/COM4 J6 P50/WKP0/SEG1 J5 P51/WKP1/SEG2 H6 P52/WKP2/SEG3 H7	PA1/COM2	K5
P50/WKP0/SEG1 J5 P51/WKP1/SEG2 H6 P52/WKP2/SEG3 H7	PA2/COM3	H5
P51/WKP1/SEG2 H6 P52/WKP2/SEG3 H7	PA3/COM4	J6
P52/WKP2/SEG3 H7	P50/WKP0/SEG1	J5
	P51/WKP1/SEG2	H6
P53/WKP3/SEG4 K6	P52/WKP2/SEG3	H7
	P53/WKP3/SEG4	K6

端子名	ピン記号
H8/38076R グループ	(TLP-85V)
P54/WKP4/SEG5	J7
P55/WKP5/SEG6	J8
P56/WKP6/SEG7	K7
P57/WKP7/SEG8	H8
P60/SEG9	К9
P61/SEG10	К8
NC	K10
P62/SEG11	J10
P63/SEG12	H10
P64/SEG13	J9
P65/SEG14	H9
P66/SEG15	G10
P67/SEG16	G8
P70/SEG17	G9
P71/SEG18	F10
P72/SEG19	F8
P73/SEG20	E9
P74/SEG21	F9
P75/SEG22	E8
P76/SEG23	D8
P77/SEG24	E10
P80/SEG25	D9
P81/SEG26	C9
P82/SEG27	D10
P83/SEG28	C8
P84/SEG29	B10
P85/SEG30	C10
NC	A10
P86/SEG31	A9
P87/SEG32	A8
PB7/AN7	В9
PB6/AN6	B8
PB5/AN5	A7
PB4/AN4	C7
PB3/AN3	B7
PB2/AN2/IRQ3	A6

端子名	ピン記号
H8/38076R グループ	(TLP-85V)
PB1/AN1/ IRQ1	C6
PB0/AN0/ĪRQ0	B5
AVcc	B6
Vss/AVss	C5
IRQAEC	C4
P90/PWM1	A5
P91/PWM2	B4
P92/ĪRQ4	В3
P93	A4
P10/AEVH	C3
P11/AEVL	A2
P12/TIOCA1/TCLKA	А3
NC	A1
NC	D4




図 1.4 HCD64F38076R パッド配置図(上面図)

表 1.2 パッド座標

パッド番号	パッド名称		三
<u>. </u>		X (μm)	Υ(μm)
1	P13/TIOCB1/TCLKB	-2223	1797
2	P14/TIOCA2/TCLKC	-2223	1615
3	P15/TIOCB2	-2223	1434
4	P16/SCK4	-2223	1295
5	P30/SCK32/TMOW	-2223	1150
6	P31/RXD32/SDA	-2223	941
7	P32/TXD32/SCL	-2223	732
8	P36/SI4	-2223	523
9	P37/SO4	-2223	314
10	X1	-2223	105
11	X2	-2223	-105
12	AVss	-2223	-314
13	Vss	-2223	-418
14	OSC2	-2223	-523
15	OSC1	-2223	-732
16	TEST/ADTRG	-2223	-941
17	RES	-2223	-1150
18	NMI	-2223	-1360
19	P40/SCK31/TMIF	-2223	-1569
20	P41/RXD31/IrRXD/TMOFL	-2223	-1778
21	P42/TXD31/IrTXD/TMOFH	-2223	-1987
22	Vcc	-1987	-2223
23	C1	-1775	-2223
24	C2	-1569	-2223
25	V1	-1360	-2223
26	V2	-1150	-2223
27	V3	-941	-2223
28	PA0/COM1	-732	-2223
29	PA1/COM2	-523	-2223
30	PA2/COM3	-314	-2223
31	PA3/COM4	-105	-2223
32	P50/WKP0/SEG1	105	-2223
33	P51/WKP1/SEG2	314	-2223
34	P52/WKP2/SEG3	523	-2223
35	P53/WKP3/SEG4	732	-2223

パッド番号	パッド名称	座村	座標		
		X(μm)	Υ(μm)		
36	P54/WKP4/SEG5	941	-2223		
37	P55/WKP5/SEG6	1150	-2223		
38	P56/WKP6/SEG7	1360	-2223		
39	P57/WKP7/SEG8	1569	-2223		
40	P60/SEG9	1778	-2223		
41	P61/SEG10	1987	-2223		
42	P62/SEG11	2223	-1987		
43	P63/SEG12	2223	-1778		
44	P64/SEG13	2223	-1569		
45	P65/SEG14	2223	-1360		
46	P66/SEG15	2223	-1150		
47	P67/SEG16	2223	-941		
48	P70/SEG17	2223	-732		
49	P71/SEG18	2223	-523		
50	P72/SEG19	2223	-314		
51	P73/SEG20	2223	-105		
52	P74/SEG21	2223	105		
53	P75/SEG22	2223	314		
54	P76/SEG23	2223	523		
55	P77/SEG24	2223	660		
56	P80/SEG25	2223	941		
57	P81/SEG26	2223	1222		
58	P82/SEG27	2223	1360		
59	P83/SEG28	2223	1569		
60	P84/SEG29	2223	1778		
61	P85/SEG30	2223	1987		
62	P86/SEG31	1987	2223		
63	P87/SEG32	1852	2223		
64	PB7/AN7	1483	2223		
65	PB6/AN6	1341	2223		
66	PB5/AN5	1150	2223		
67	PB4/AN4	941	2223		
68	PB3/AN3	732	2223		
69	PB2/AN2/IRQ3	523	2223		
70	PB1/AN1/IRQ1	314	2223		



1. 概要

パッド番号	パッド名称	座標	
		X(μm)	Υ(μm)
71	PB0/AN0/ĪRQ0	105	2223
72	AVcc	-105	2223
73	Vss/AVss	-314	2223
74	IRQAEC	-523	2223
75	P90/PWM1	-732	2223
76	P91/PWM2	-941	2223
77	P92/ĪRQ4	-1150	2223
78	P93	-1360	2223
79	P10/AEVH	-1569	2223
80	P11/AEVL	-1778	2223
81	P12/TIOCA1/TCLKA	-1987	2223

【注】 パッド番号 12、13 の電源 (Vss) パッドは、オープンにせず必ず接続してください。パッド番号 16 の (TEST) パッドは ADTRG 端子として使用しない場合は、必ず Vss 電位に接続してください。接続されない場合、本 LSI は正常に動作しません。

また、ADTRG 端子として使用する場合はリセット期間中より Vss 電位で ADTRG 端子に切り替えてから ADTRG 端子として使用してください。




図 1.5 HCD64338076R パッド配置図(上面図)

表 1.3 パッド座標

パッド番号	パッド名称	座標	
		X(μm)	Υ(μm)
1	P13/TIOCB1/TCLKB	-1683	1484
2	P14/TIOCA2/TCLKC	-1683	1328
3	P15/TIOCB2	-1683	1172
4	P16	-1683	1016
5	P30/SCK32/TMOW	-1683	859
6	P31/RXD32/SDA	-1683	703
7	P32/TXD32/SCL	-1683	547
8	P36	-1683	391
9	P37	-1683	234
10	X1	-1683	97
11	X2	-1683	-29
12	vss	-1683	-234
13	OSC2	-1683	-391
14	OSC1	-1683	-575
15	TEST/ADTRG	-1683	-703
16	RES	-1683	-859
17	NMI	-1683	-1016
18	P40/SCK31/TMIF	-1683	-1172
19	P41/RXD31/IrRXD/TMOFL	-1683	-1328
20	P42/TXD31/lrTXD/TMOFH	-1683	-1484
21	vcc	-1448	-1728
22	C1	-1208	-1728
23	C2	-1085	-1728
24	V1	-963	-1728
25	V2	-841	-1728
26	V3	-689	-1728
27	PA0/COM1	-536	-1728
28	PA1/COM2	-384	-1728
29	PA2/COM3	-231	-1728
30	PA3/COM4	-79	-1728
31	P50/WKP0/SEG1	79	-1728
32	P51/WKP1/SEG2	231	-1728
33	P52/WKP2/SEG3	384	-1728
34	P53/WKP3/SEG4	536	-1728
35	P54/WKP4/SEG5	689	-1728

パッド番号	パッド番号 パッド名称 座		莝標	
		X(μm)	Υ(μm)	
36	P55/WKP5/SEG6	841	-1728	
37	P56/WKP6/SEG7	994	-1728	
38	P57/WKP7/SEG8	1146	-1728	
39	P60/SEG9	1298	-1728	
40	P61/SEG10	1448	-1728	
41	P62/SEG11	1683	-1484	
42	P63/SEG12	1683	-1328	
43	P64/SEG13	1683	-1159	
44	P65/SEG14	1683	-1016	
45	P66/SEG15	1683	-859	
46	P67/SEG16	1683	-703	
47	P70/SEG17	1683	-547	
48	P71/SEG18	1683	-391	
49	P72/SEG19	1683	-234	
50	P73/SEG20	1683	-78	
51	P74/SEG21	1683	78	
52	P75/SEG22	1683	234	
53	P76/SEG23	1683	391	
54	P77/SEG24	1683	547	
55	P80/SEG25	1683	703	
56	P81/SEG26	1683	859	
57	P82/SEG27	1683	1016	
58	P83/SEG28	1683	1172	
59	P84/SEG29	1683	1328	
60	P85/SEG30	1683	1484	
61	P86/SEG31	1448	1728	
62	P87/SEG32	1298	1728	
63	PB7/AN7	1146	1728	
64	PB6/AN6	994	1728	
65	PB5/AN5	841	1728	
66	PB4/AN4	689	1728	
67	PB3/AN3	536	1728	
68	PB2/AN2/IRQ3	384	1728	
69	PB1/AN1/IRQ1	231	1728	
70	PB0/AN0/IRQ0	79	1728	



1. 概要

パッド番号	パッド名称	座標				
		X(μm)	Υ(μm)			
71	AVCC	-79	1728			
72	VSS/AVSS	-231	1728			
73	IRQAEC	-384	1728			
74	P90/PWM1	-536	1728			
75	P91/PWM2	-689	1728			
76	P92/ĪRQ4	-841	1728			
77	P93	-994	1728			
78	P10/AEVH	-1146	1728			
79	P11/AEVL	-1298	1728			
80	P12/TIOCA1/TCLKA	-1448	1728			

【注】 パッド番号 12 の電源 (Vss)パッドは、オープンにせず必ず接続してください。パッド番号 15 の(TEST)パッドは ĀDTRG 端子として使用しない場合は、必ず Vss 電位に接続してください。接続されない場合、本 LSI は正常に動作しません。また、ĀDTRG 端子として使用する場合はリセット期間中より Vss 電位で ĀDTRG 端子に切り替えてから ĀDTRG 端子として使用してください

1.4 端子機能

表 1.4 端子機能

お類 記号 ビン番号 バッド ボッド 番号** 入出力 機 能	す 。
電源 Vcc 21 K2 22 21 入力 電源端子です。 システムの電源に接続してください。 Vss 12、72 F3、C5 13、73 12、72 入力 グランド端子です。 システムの電源に接続してください。 AVcc 71 B6 72 71 入力 AD 変換器を使用しない場合、システムの電源(OV)に接続してください。 AVss 72(= Vss) C5(= Vss) 73 72 入力 AD 変換器用グランド端子です。 システムの電源(OV)に接続してください。 AVs 72(= Vss) C5(= Vss) 73 72 入力 AD 変換器用グランド端子です。 システムの電源(OV)に接続してください。 V1~V3 24~26 J3、K4、H4 25~27 24~26 入力 LCD コントローラ / ドライバ用の電源端子です。 C2 23 J2 24 23 入力 AD 変換器電源昇圧用容量端子です。	す 。
電源	す 。
Vss 12、72 F3、C5 (= AVss) 13、73 12、72 入力 グランド端子です。 システムの電源(0V)に接続してください。 AVcc 71 B6 72 71 入力 AV 変換器を使用しない場合、システムの電源(0V)に接続してください。 AVss 72(= Vss) C5(= Vss) 73 72 入力 AV 変換器用グランド端子です。 システムの電源(0V)に接続してください。 V1~V3 24~26 J3、K4、H4 25~27 24~26 入力 LCD コントローラ/ドライバ用の電源端子で C1 22 K3 23 22 入力 LCD 駆動電源昇圧用容量端子です。 C2 23 J2 24 23 入力 クロック OSC1 14 F1 15 14 入力 水晶発振子またはセラミック発振子を接続し	す 。
Vss 12、72 F3、C5 (= AVss) 13、73 12、72 入力 グランド端子です。 システムの電源(0V)に接続してください。 AVcc 71 B6 72 71 入力 AD 変換器用アナログ電源端子です。 AD 変換器を使用しない場合、システムの電 続してください。 AVss 72(= Vss) C5(= Vss) 73 72 入力 AD 変換器用グランド端子です。 システムの電源(0V)に接続してください。 V1~V3 24~26 J3、K4、H4 25~27 24~26 入力 LCD コントローラ/ドライバ用の電源端子で C1 22 K3 23 22 入力 LCD 駆動電源昇圧用容量端子です。 C2 23 J2 24 23 入力 クロック OSC1 14 F1 15 14 入力 水晶発振子またはセラミック発振子を接続し	す 。
AVcc 71 B6 72 71 人力 AVD 変換器用アナログ電源端子です。 AVD 変換器を使用しない場合、システムの電 続してください。 AVss 72 (= Vss) C5(= Vss) 73 72 入力 AVD 変換器用グランド端子です。 システムの電源(0V)に接続してください。 V1~V3 24~26 J3、K4、H4 25~27 24~26 入力 LCD コントローラ/ドライバ用の電源端子です。 C1 22 K3 23 22 入力 LCD 駆動電源昇圧用容量端子です。 クロック OSC1 14 F1 15 14 入力 水晶発振子またはセラミック発振子を接続し	す 。
AVcc 71 B6 72 71 入力 A/D 変換器用アナログ電源端子です。 A/D 変換器を使用しない場合、システムの電 続してください。 AVss 72 (= Vss) C5(= Vss) 73 72 入力 A/D 変換器用グランド端子です。 システムの電源(0V)に接続してください。 V1~V3 24~26 J3、K4、H4 25~27 24~26 入力 LCD コントローラ/ドライバ用の電源端子で C1 22 K3 23 22 入力 LCD 駆動電源昇圧用容量端子です。 C2 23 J2 24 23 入力 クロック OSC1 14 F1 15 14 入力 水晶発振子またはセラミック発振子を接続し	す 。
A/D 変換器を使用しない場合、システムの電 続してください。 AVss 72 (= Vss) C5 (= Vss) 73 72 入力 A/D 変換器用グランド端子です。 システムの電源 (0V) に接続してください。 V1~V3 24~26 J3、K4、H4 25~27 24~26 入力 LCD コントローラ / ドライバ用の電源端子で C1 22 K3 23 22 入力 LCD 駆動電源昇圧用容量端子です。 C2 23 J2 24 23 入力 水晶発振子またはセラミック発振子を接続し クロック OSC1 14 F1 15 14 入力 水晶発振子またはセラミック発振子を接続し	す 。
続してください。 AVss 72 (= Vss) C5 (= Vss) 73 72 入力 A/D 変換器用グランド端子です。 システムの電源 (0V) に接続してください。 V1 ~ V3 24~26 J3、K4、H4 25~27 24~26 入力 LCD コントローラ / ドライバ用の電源端子で C1 22 K3 23 22 入力 LCD 駆動電源昇圧用容量端子です。 C2 23 J2 24 23 入力 クロック OSC1 14 F1 15 14 入力 水晶発振子またはセラミック発振子を接続し	す 。
AVss 72 (= Vss) C5(= Vss) 73 72 入力 A/D 変換器用グランド端子です。 システムの電源(0V)に接続してください。 V1 ~ V3 24 ~ 26 J3、K4、H4 25 ~ 27 24 ~ 26 入力 LCD コントローラ/ドライバ用の電源端子で C1 22 K3 23 22 入力 LCD 駆動電源昇圧用容量端子です。 C2 23 J2 24 23 入力 クロック OSC1 14 F1 15 14 入力 水晶発振子またはセラミック発振子を接続し	
V1~V3 24~26 J3、K4、H4 25~27 24~26 入力 LCD コントローラ / ドライバ用の電源端子で C1 22 K3 23 22 入力 LCD 駆動電源昇圧用容量端子です。 C2 23 J2 24 23 入力 クロック OSC1 14 F1 15 14 入力 水晶発振子またはセラミック発振子を接続し	
V1~V3 24~26 J3、K4、H4 25~27 24~26 入力 LCD コントローラ/ドライバ用の電源端子で C1 22 K3 23 22 入力 LCD 駆動電源昇圧用容量端子です。 C2 23 J2 24 23 入力 クロック OSC1 14 F1 15 14 入力 水晶発振子またはセラミック発振子を接続し	
C1 22 K3 23 22 入力 LCD 駆動電源昇圧用容量端子です。 C2 23 J2 24 23 入力 クロック OSC1 14 F1 15 14 入力 水晶発振子またはセラミック発振子を接続し	
C2 23 J2 24 23 入力 クロック OSC1 14 F1 15 14 入力 水晶発振子またはセラミック発振子を接続し	ます。
クロック OSC1 14 F1 15 14 入力 水晶発振子またはセラミック発振子を接続し	ます。
	ます。
OSC2 13 G3 14 13 出力 また、外部クロックを入力することもできま	
続例については「第5章 クロック発振器」を てください。	参照し
X1 10 F2 10 10 入力 サブクロック用 32.768kHz または 38.4kHz の	
X2	2 /
システム制御 RES 16 H2 17 16 入力 リセット端子です。	
パワーオンリセット回路を内蔵しています。	小部よ
りこの端子を Low レベルにすると、リセット	犬態と
なります。	
TEST 15 G2 16 15 入力 テスト端子です。	
ADTRG 兼用端子となります。ADTRG 端子で	
使用しない場合、ユーザは使用できません。	
位に接地してください。また、ADTRG 端子 使用する場合は、「18.4.2 外部トリガタイ3	
を参照してください。	J J]
割り込み NMI 17 G1 18 17 入力 NMI 割り込み要求	
ノンマスカブル割り込み要求入力端子です。	
IRQ0 70 B5 71 70 入力 外部割り込み要求入力端子です。	
IRQ1 69 C6 70 69 入力 立ち上がりエッジセンス / 立ち下がりエッジ	セン
IRQ3 68 A6 69 68 入力 Ac 選択可能な外部割り込み入力端子です。	
ĪRQ4 76 B3 77 76 入力	ļ

分類	記号	ピン	/番号	パッド	パッド	入出力	機能
		FP-80A TFP-80C	TLP-85V	番号*1	番号* ²		
割り込み	IRQAEC	73	C4	74	73	入力	非同期イベントカウンタの割り込み入力端子です。 非同期イベント入力を有効にします。また、マスク ROM 版では内蔵発振器の ON/OFF 制御をリセット 期間中に行います。
	WKP0 ~ WKP7	31 ~ 38	J5, H6, H7, K6, J7, J8, K7, H8	32 ~ 39	31 ~ 38	入力	ウェイクアップ割り込み要求入力端子です。 立ち上がりエッジセンス/立ち下がりエッジセン スを選択できます。
16 ビットタイマ パルスユニット	TIOCA1	80	А3	81	80	入出力	TGR1A のインブットキャブチャ入力 / アウトブットコンペア出力 / PWM 出力端子です。
(TPU)	TIOCB1	1	B1	1	1	入力	TGR1B のインプットキャプチャ入力端子です。
	TIOCA2	2	C1	2	2	入出力	TGR2A のインブットキャブチャ入力 / アウトブットコンペア出力 / PWM 出力端子です。
	TIOCB2	3	B2	3	3	入力	TGR2B のインプットキャプチャ入力端子です。
	TCLKA	80	A3	81	80	入力	外部クロック入力端子です。
	TCLKB	1	B1	1	1	入力	
	TCLKC	2	C1	2	2	入力	
タイマF	TMIF	18	Н3	19	18	入力	タイマFのカウンタに入力するイベント入力端子です。
	TMOFL	19	J1	20	19	出力	タイマ FL アウトブットコンペア機能により生成された波形の出力端子です。
	TMOFH	20	H1	21	20	出力	タイマ FH アウトブットコンベア機能により生成された波形の出力端子です。
非同期イベント	AEVL	79	A2	80	79	入力	非同期イベントカウンタに入力するイベント入力
カウンタ(AEC)	AEVH	78	СЗ	79	78	入力	端子です。
RTC	TMOW	5	D1	5	5	出力	RTC 用分周クロック出力端子です。
14 ビット PWM	PWM1	74	A5	75	74	出力	PWM チャネル 1、2 の 14 ビット PWM により生成
	PWM2	75	B4	76	75	出力	された波形の出力端子です。
シリアルコミュニ ケーションインタ フェース 4(SCI4)	SCK4	4	C2	4	-	入出力	SCI4のデータ送受信時に用いる転送クロック端子です。本端子はオンチップエミュレータデバッガなどを用いる場合、使用できません。
(F-ZTAT 版のみ)	SI4	8	E1	8	-	入力	SCI4のデータ入力端子です。 本端子はオンチップエミュレータデバッガなどを 用いる場合、使用できません。
	SO4	9	E3	9	-	出力	SCI4 のデータ出力端子です。 本端子はオンチップエミュレータデバッガなどを 用いる場合、使用できません。

分類	記号	ピン	番号	パッド	パッド	入出力	機能
		FP-80A TFP-80C	TLP-85V	番号*1	番号*²		
シリアルコミュニ	SCK31	18	H3	19	18	入出力	SCl3_1 のクロック入出力端子です。
ケーションインタ フェース 3(SCI3)	RXD31/ IrRXD	19	J1	20	19	入力	SCI3_1 のデータ入力端子です。 また、IrDA フォーマットでのデータ入力端子です。
	TXD31/ IrTXD	20	H1	21	20	出力	SCI3_1 のデータ出力端子です。 また、IrDA フォーマットでのデータ出力端子です。
	SCK32	5	D1	5	5	入出力	SCI3_2 のクロック入出力端子です。
	RXD32	6	D3	6	6	入力	SCl3_2 のデータ入力端子です。
	TXD32	7	D2	7	7	出力	SCl3_2 のデータ出力端子です。
A/D 変換器	AN0 ~ AN2	70 ~ 68	B5, C6, A6	71 ~ 69	70 ~ 68	入力	A/D 変換器へのアナログデータ入力端子です。
	AN3 ~ AN7	67 ~ 63	B7、C7、A7、 B8、B9	68 ~ 64	67 ~ 63	入力	
	ADTRG	15	G2	16	15	入力	A/D 変換器の外部トリガ入力端子です。
ピC バスインタ	SDA	6	D3	6	6	入出力	IIC データ入出力端子です。
フェース 2 (IIC2)	SCL	7	D2	7	7	入出力	IIC クロック入出力端子です。
LCD コントローラ/	COM1 ~	27 ~ 30	J4、K5、 H5、J6	28 ~ 31	27 ~ 30	出力	LCD コモン出力端子です。
ドライバ	SEG1 ~ SEG8	31 ~ 38	J5、H6、 H7、K6、 J7、J8、 K7、H8	32 ~ 39	31 ~ 38	出力	LCD のセグメント出力端子です。
	SEG9 ~ SEG16	39 ~ 46	K9、K8、 J10、H10、 J9、H9、 G10、G8	40 ~ 47	39 ~ 46	出力	
	SEG17 ~ SEG24	47 ~ 54	G9、F10、 F8、E9、F9、 E8、D8、 E10	48 ~ 55	47 ~ 54	出力	
	SEG25 ~ SEG32	55 ~ 62	D9、C9、 D10、C8、 B10、C10、 A9、A8	56 ~ 63	55 ~ 62	出力	

分類	記号	ピン	番号	パッド	パッド	入出力	機能
		FP-80A TFP-80C	TLP-85V	番号*1	番号*²		
I/O ポート	P10 ~ P12	78 ~ 80	C3、A2、 A3	79 ~ 81	78 ~ 80	入出力	7 ビットの入出力端子です。 ポートコントロールレジスタ 1 (PCR1) によって、
	P13 ~ P16	1~4	B1、C1、 B2、C2	1~4	1~4		1 ビットごとに入出力を指定できます。
	P30 ~ P32 \ P36 \ P37	5~9	D1 D3 D2 E1 E3	5~9	5~9	入出力	5 ビットの入出力端子です。 ポートコントロールレジスタ 3 (PCR3) によって、 1 ビットごとに入出力を指定できます。
	P40 ~ P42	18 ~ 20	H3、J1、H1	19~21	18 ~ 20	入出力	3 ビットの入出力端子です。 ポートコントロールレジスタ 4(PCR4)によって、 1 ビットごとに入出力を指定できます。
	P50 ~ P57	31 ~ 38	J5, H6, H7, K6, J7, J8, K7, H8	32 ~ 39	31 ~ 38	入出力	8 ビットの入出力端子です。 ポートコントロールレジスタ 5 (PCR5) によって、 1 ビットごとに入出力を指定できます。
	P60 ~	39 ~ 46	K9、K8、 J10、H10、 J9、H9、 G10、G8	40 ~ 47	39 ~ 46	入出力	8 ビットの入出力端子です。 ポートコントロールレジスタ 6 (PCR6) によって、 1 ビットごとに入出力を指定できます。
	P70 ~ P77	47 ~ 54	G9、F10、 F8、E9、F9、 E8、D8、 E10	48 ~ 55	47 ~ 54	入出力	8 ビットの入出力端子です。 ポートコントロールレジスタ 7 (PCR7) によって、 1 ビットごとに入出力を指定できます。
	P80 ~ P87	55 ~ 62	D9、C9、 D10、C8、 B10、C10、 A9、A8	56 ~ 63	55 ~ 62	入出力	8 ビットの入出力端子です。 ポートコントロールレジスタ 8 (PCR8) によって、 1 ビットごとに入出力を指定できます。
	P90 ~ P93	74 ~ 77	A5、B4、 B3、A4	75 ~ 78	74 ~ 77	入出力	4 ピットの入出力端子です。 ポートコントロールレジスタ 9(PCR9)によって、 1 ピットごとに入出力を指定できます。
	PA0 ~ PA3	27 ~ 30	J4、K5、 H5、J6	28 ~ 31	27 ~ 30	入出力	4 ビットの入出力端子です。 ポートコントロールレジスタ A(PCRA)によって、 1 ビットごとに入出力を指定できます。
	PB0 ~ PB7	70 ~ 63	B5、C6、A6、 B7、C7、A7、 B8、B9	71 ~ 64	70 ~ 63	入力	8 ビットの入力専用端子です。

【注】 *1 F-ZTAT 版のパッド番号

*2 マスク ROM 版のパッド番号

2. CPU

H8/38076R グループの CPU は H8/300 CPU の上位互換のアーキテクチャを持つ内部 32 ビット構成の H8/300H CPU で、64k バイトのアドレス空間を持つノーマルモードのみサポートします。

• H8/300 CPU上位互換

H8/300シリーズのオブジェクトプログラムを実行可能

16ビット×8本の拡張レジスタを追加

32ビット転送、演算命令を追加

符号付き乗除算命令などを追加

• 汎用レジスタ:16ビット×16本

8ビット×16本+16ビット×8本、32ビット×8本としても使用可能

基本命令:62種類

8/16/32ビット転送、演算命令

乗除算命令

強力なビット操作命令

• アドレッシングモード:8種類

レジスタ直接 (Rn)

レジスタ間接 (@Ern)

ディスプレースメント付きレジスタ間接(@(d:16, Ern)、@(d:24, Ern))

ポストインクリメント / プリデクリメントレジスタ間接 (@Em + /@ - Em)

絶対アドレス (@aa:8、@aa:16,、@aa:24)

イミディエイト (#xx:8、#xx:16、#xx:32)

プログラムカウンタ相対(@(d:8, PC)、@(d:16, PC))

メモリ間接(@@aa:8)

• アドレス空間:64kバイト

• 高速動作

頻出命令をすべて2~4ステートで実行

8 / 16 / 32ビットレジスタ間加減算 : 2ステート
 8 × 8ビットレジスタ間乗算 : 14ステート
 16÷8ビットレジスタ間除算 : 14ステート
 16×16ビットレジスタ間乗算 : 22ステート
 32÷16ビットレジスタ間除算 : 22ステート

• 低消費電力動作

SLEEP命令により低消費電力状態に遷移

2.1 アドレス空間とメモリマップ

H8/38076R グループのアドレス空間はプログラム領域とデータ領域合わせて 64k バイトです。メモリマップを図 2.1 に示します。

	HD64F38076R (フラッシュメモリ版)		HD64338076R (マスクROM版)		HD64338075R (マスクROM版)		HD64338074R (マスクROM版)		HD64338073R (マスクROM版)
H'0000 H'0057 H'0058	割り込みベクタ	H'0000 H'0057 H'0058	割り込みベクタ	H'0000 H'0057 H'0058	割り込みベクタ	H'0000 H'0057 H'0058	割り込みベクタ	H'0000 H'0057 H'0058	割り込みベクタ 内蔵ROM
	内蔵ROM (52kパイト)		内蔵ROM (48kパイト)	H'9FFF	内蔵ROM (40kパイト)	H'7FFF	内蔵ROM (32kパイト)	H'5FFF H6000	内版ROM (24kパイト)
H-8666 H-8666	未使用	H'BFFF H'C000		H'A000	未使用	H8000	未使用		未使用
H'EFFF H'F000		H'F02F H'F030	未使用	H'F02F H'F030	不使用	H'F02F H'F030		H'F02F H'F030	
H'F09F	内部I/Oレジスタ	H'F09F	内部I/Oレジスタ	H'F09F	内部I/Oレジスタ	H'F09F	内部I/Oレジスタ	H'F09F	内部I/Oレジスタ
H'F0A0		H'F0A0		H'F0A0		H'F0A0		H'F0A0	
	未使用		未使用		未使用		未使用		未使用
H'F36F H'F370		H'F36F H'F370		H'F36F H'F370		H'F36F H'F370		H'F36F H'F370	
	LCD RAM (16パイト)		LCD RAM (16パイト)		LCD RAM (16パイト)		LCD RAM (16パイト)		LCD RAM (16パイト)
H'F37F H'F380		H'F37F H'F380	+ /+ m	H'F37F H'F380	+ /+ m	H'F37F H'F380		H'F37F H'F380	
	内蔵RAM (3kバイト)	H'F77F H'F780	未使用	H'F77F H'F780	未使用		未使用		未使用
	(00/(11)		内蔵RAM		内蔵RAM	H'FB7F H'FB80		H'FB7F H'FB80	
H'FF7F		H'FF7F	(2kパイト)	H'FF7F	(2kパイト)	H'FF7F	内蔵RAM (1kパイト)	H'FF7F	内蔵RAM (1kパイト)
H'FF80	内部I/Oレジスタ (128バイト)	H'FF80	内部I/Oレジスタ (128バイト)	H'FF80	内部I/Oレジスタ (128バイト)	H'FF80	内部I/Oレジスタ (128パイト)	H'FF80	内部I/Oレジスタ (128パイト)

【注】 オンチップデバッギングエミュレータ使用時、H'C000~H'CFFFおよびH'F380~H'F77Fは オンチップデバッギングエミュレータが使用するため、ユーザは使用できません。

図 2.1 メモリマップ

2.2 レジスタ構成

H8/300H CPU の内部レジスタ構成を図 2.2 に示します。これらのレジスタは、汎用レジスタとコントロールレジスタの 2 つに分類されます。コントロールレジスタには 24 ビットのプログラムカウンタ (PC)と 8 ビットのコンディションコードレジスタ (CCR) があります。

汎用し	ンジスタ(ERn)					
	15	0	7	0 7		0
ER0	E0		R0H		R0L	
ER1	E1		R1H		R1L	
ER2	E2		R2H		R2L	
ER3	E3		R3H		R3L	
ER4	E4		R4H		R4L	
ER5	E5		R5H		R5L	
ER6	E6		R6H		R6L	
ER7	E7	(S	P) R7H		R7L	
SP PC CCR I UI H U N Z	PC L		С		6 5 4 3 2 JIHUNZ	


図 2.2 CPU 内部レジスタ構成

2.2.1 汎用レジスタ

H8/300H CPU は32 ビット長の汎用レジスタを8本持っています。汎用レジスタはすべて同じ機能を持っており、アドレスレジスタとしてもデータレジスタとしても使用することができます。データレジスタとしては32 ビット、16 ビットまたは8 ビットレジスタとして使用できます。汎用レジスタの使用方法を図2.3 に示します。

アドレスレジスタおよび 32 ビットデータレジスタとして使用する場合は、一括して汎用レジスタ ER (ER0~ER7)として指定します。

16 ビットデータレジスタとして使用する場合は、汎用レジスタ ER を分割して汎用レジスタ E ($E0 \sim E7$)、汎用レジスタ R ($R0 \sim R7$) として指定します。これらは同等の機能を持っており、16 ビットレジスタを最大 16 本使用することができます。なお、汎用レジスタ E ($E0 \sim E7$) を特に拡張レジスタと呼ぶ場合があります。



8 ビットデータレジスタとして使用する場合は、汎用レジスタ R を分割して汎用レジスタ RH(R0H~R7H)、汎用レジスタ RL(R0L~R7L)として指定します。これらは同等の機能を持っており、8 ビットレジスタを最大 16 本使用することができます。各レジスタは使用方法を独立に指定することができます。




図 2.3 汎用レジスタの使用方法

汎用レジスタ ER7 には、汎用レジスタの機能に加えてスタックポインタ (SP) としての機能が割り当てられており、例外処理やサブルーチンコールなどで暗黙的に使用されます。スタックポインタとスタック領域の関係を図 2.4 に示します。




図 2.4 スタックポインタとスタック領域の関係

2.2.2 プログラムカウンタ (PC)

PC は 24 ビットのカウンタで、CPU が次に実行する命令のアドレスを指します。CPU の命令はすべて偶数番地から始まる 2 パイト (ワード) を単位としているため、PC の最下位ビットは命令コードを読み出すときは 0 とみなされます。PC はリセット例外処理の過程で生成されるベクタアドレスによってスタートアドレスをロードすることにより初期化されます。

2.2.3 コンディションコードレジスタ (CCR)

CCR は CPU の内部状態を示します。割り込みマスクビット (I)、ハーフキャリ (H)、ネガティブ (N)、ゼロ (Z)、オーバフロー (V)、キャリ (C) の各フラグを含む 8 ビットで構成されています。I ビットはリセット 例外処理によって 1 に初期化されますが、他のビットは初期化されません。

ビット	ビット名	初期値	R/W	説 明
7	1	1	R/W	割り込みマスクビット
				このビットが 1 にセットされると、割り込み要求がマスクされます。ただし、 NMI は I ビットに関係なく受け付けられます。 I ビットは例外処理の実行が開始されたときに 1 にセットされます。
6	UI	不定	R/W	ユーザビット
				ソフトウェア(LDC、STC、ANDC、ORC、XORC 命令)でリード / ライトできます。
5	Н	不定	R/W	ハーフキャリフラグ
				ADD.B、ADDX.B、SUB.B、SUBX.B、CMP.B、NEG.B 命令の実行により、ビット 3 にキャリまたはボローが生じたとき 1 にセットされ、生じなかったとき 0 にクリアされます。 ADD.W、SUB.W、CMP.W、NEG.W 命令の実行により ビット 11 にキャリまたはボローが生じたとき、または ADD.L、SUB.L、CMP.L、NEG.L 命令の実行によりビット 27 にキャリまたはボローが生じたとき 1 にセットされ、生じなかったとき 0 にクリアされます
4	U	不定	R/W	ユーザビット
				ソフトウェア(LDC、STC、ANDC、ORC、XORC 命令)でリード / ライトできます。
3	N	不定	R/W	ネガティブフラグ
				データの最上位ビットを符号ビットとみなし、最上位ビットの値を格納しま す。
2	Z	不定	R/W	ゼロフラグ
				データがゼロのとき 1 にセットされ、ゼロ以外のとき 0 にクリアされます。
1	V	不定	R/W	オーバフローフラグ
				算術演算命令の実行によりオーバフローが生じたとき 1 にセットされます。それ以外のとき 0 にクリアされます。
0	С	不定	R/W	キャリフラグ
				演算の実行により、キャリが生じたとき 1 にセットされ、生じなかったとき 0 にクリアされます。キャリには次の種類があります。
				加算結果のキャリ
				減算結果のボロー
				シフト/ローテートのキャリ
				また、キャリフラグにはビットアキュムレータ機能があり、ビット操作命令で 使用されます。

なお、命令によってはフラグが変化しない場合があります。CCR は LDC、STC、ANDC、ORC、XORC 命令で操作することができます。また、N、Z、V、C の各フラグは、条件分岐命令 (Bcc) で使用されます。各命令ごとのフラグの変化については、「付録 A.1 命令一覧」を参照してください。



2.3 データ形式

H8/300H CPU は、1 ビット、4 ビット BCD、8 ビット(バイト)、16 ビット(ワード)、および 32 ビット(ロングワード)のデータを扱うことができます。1 ビットデータはビット操作命令で扱われ、オペランドデータ(バイト)の第 n ビット(n=0、1、2、.....、7)という形式でアクセスされます。10 進補正命令 DAA、DAS ではバイトデータは 2 桁の 4 ビット BCD データとなります。

2.3.1 汎用レジスタのデータ形式

汎用レジスタのデータ形式を図 2.5 に示します。




図 2.5 汎用レジスタのデータ形式 (1)




図 2.5 汎用レジスタのデータ形式(2)

2.3.2 メモリ上のデータ形式

メモリ上のデータ形式を図 2.6 に示します。

H8/300H CPU は、メモリ上のワードデータ/ロングワードデータをアクセスすることができます。これらは、 偶数番地から始まるデータに限定されます。奇数番地から始まるワードデータ/ロングワードデータをアクセス した場合、アドレスの最下位ビットは0とみなされ、1番地前から始まるデータをアクセスします。この場合、ア ドレスエラーは発生しません。命令コードについても同様です。

ER7(SP)をアドレスレジスタとしてスタック領域をアクセスするときは、必ずワードサイズまたはロングワードサイズでアクセスしてください。




図 2.6 メモリ上でのデータ形式

2.4 命令セット

2.4.1 命令の機能別一覧

H8/300H CPU の命令は合計 62 種類あります。各命令の機能別一覧を表 2.2~表 2.9 に示します。各表で使用しているオペレーションの記号の意味は表 2.1 のとおりです。

Rd	汎用レジスタ(デスティネーション側)*
Rs	汎用レジスタ (ソース側)*
Rn	汎用レジスタ*
ERn	汎用レジスタ (32 ビットレジスタ / アドレスレジスタ)
(EAd)	デスティネーションオペランド
(EAs)	ソースオペランド
CCR	コンディションコードレジスタ
N	CCR の N (ネガティブ) フラグ
Z	CCR の Z (ゼロ) フラグ
V	CCR の V (オーバフロー) フラグ
С	CCR の C (キャリ) フラグ
PC	プログラムカウンタ
SP	スタックポインタ
#IMM	イミディエイトデータ
disp	ディスプレースメント
+	加算
-	減算
×	乗算
÷	除算
	論理積
	論理和
•	排他的論理和
	転送
~	反転論理(論理的補数)
:3/:8/:16/:24	3/8/16/24 ビット長

表 2.1 オペレーションの記号



[【]注】 * 汎用レジスタは、8 ピット(R0H~R7H、R0L~R7L)、16 ピット(R0~R7、E0~E7)、または 32 ピットレジスタ / アドレスレジスタ(ER0~ER7)です。

表 2.2 データ転送命令

命令	サイズ*	機能
MOV	B/W/L	(EAs) Rd、Rs (EAd)
		汎用レジスタと汎用レジスタ、または汎用レジスタとメモリ間でデータ転送します。 また、イミディエイトデータを汎用レジスタに転送します。
MOVFPE	В	(EAs) Rd
		本 LSI では使用できません。
MOVTPE	В	Rs (EAs)
		本 LSI では使用できません。
POP	W/L	@SP+ Rn
		スタックから汎用レジスタヘデータを復帰します。POP.W Rn は MOV.W @SP+,
		Rn と、また POP.L Em は MOV.L @SP+, Em と同一です。
PUSH	W/L	Rn @ - SP
		汎用レジスタの内容をスタックに退避します。PUSH.W Rn は
		MOV.W Rn,@ - SP と、また PUSH.L Em は MOV.L Em,@ - SP と同一です。

【注】 * サイズはオペランドサイズを示します。

B: バイト W: ワード L: ロングワード

表 2.3 算術演算命令

命令	サイズ*	機能
ADD	B/W/L	Rd±Rs Rd、Rd±#IMM Rd
SUB		汎用レジスタと汎用レジスタ、または汎用レジスタとイミディエイトデータ間の加減算を行います(バイトサイズでの汎用レジスタとイミディエイトデータ間の減算はできません。SUBX 命令または ADD 命令を使用してください)。
ADDX	В	Rd±Rs±C Rd、Rd±#IMM±C Rd
SUBX		汎用レジスタと汎用レジスタ、または汎用レジスタとイミディエイトデータ間のキャ リ付き加減算を行います。
INC	B/W/L	Rd±1 Rd、Rd±2 Rd
DEC		汎用レジスタに1または2を加減算します(バイトサイズの演算では1の加減算のみ可能です)。
ADDS	L	Rd±1 Rd、Rd±2 Rd、Rd±4 Rd
SUBS		32 ビットレジスタに 1、2 または 4 を加減算します。
DAA	В	Rd (10 進補正) Rd
DAS		汎用レジスタ上の加減算結果を CCR を参照して 4 ピット BCD データに補正します。
MULXU	B/W	Rd×Rs Rd
		汎用レジスタと汎用レジスタ間の符号なし乗算を行います。8 ビット×8 ビット 16 ビット、16 ビット×16 ビット 32 ビットの乗算が可能です。

命令	サイズ*	機能
MULXS	B/W	Rd×Rs Rd
		汎用レジスタと汎用レジスタ間の符号付き乗算を行います。8 ビット×8 ビット 16 ビット、16 ビット×16 ビット 32 ビットの乗算が可能です。
DIVXU	B/W	Rd÷Rs Rd
		汎用レジスタと汎用レジスタ間の符号なし除算を行います。16 ビット÷8 ビット 商8 ビット 余り8 ビット、32 ビット÷16 ビット 商16 ビット 余り16 ビットの除算が可能です。
DIVXS	B/W	Rd÷Rs Rd
		汎用レジスタと汎用レジスタ間の符号付き除算を行います。16 ビット÷8 ビット 商8 ビット 余り 8 ビット、32 ビット÷16 ビット 商16 ビット 余り 16 ビットの除算が可能です。
CMP	B/W/L	Rd - Rs、Rd - #IMM
		汎用レジスタと汎用レジスタ、または汎用レジスタとイミディエイトデータ間の比較を行い、その結果を CCR に反映します。
NEG	B/W/L	0 - Rd Rd
		汎用レジスタの内容の2の補数(算術的補数)をとります。
EXTU	W/L	Rd(ゼロ拡張) Rd
		16 ビットレジスタの下位 8 ビットをワードサイズにゼロ拡張します。または、32 ビットレジスタの下位 16 ビットをロングワードサイズにゼロ拡張します。
EXTS	W/L	Rd(符号拡張) Rd
		16 ビットレジスタの下位 8 ビットをワードサイズに符号拡張します。または、32 ビットレジスタの下位 16 ビットをロングワードサイズに符号拡張します。

【注】 * サイズはオペランドサイズを示します。

B : バイト W : ワード

L:ロングワード



表 2.4 論理演算命令

命令	サイズ*	機能
AND	B/W/L	Rd Rs Rd、Rd #IMM Rd
		汎用レジスタと汎用レジスタ、または汎用レジスタとイミディエイトデータ間の論 理積をとります。
OR	B/W/L	Rd Rs Rd、Rd #IMM Rd
		汎用レジスタと汎用レジスタ、または汎用レジスタとイミディエイトデータ間の論
		理和をとります。
XOR	B/W/L	Rd⊕Rs Rd、Rd⊕#IMM Rd
		汎用レジスタ間の排他的論理和、または汎用レジスタとイミディエイトデータの排
		他的論理和をとります。
NOT	B/W/L	~Rd Rd
		汎用レジスタの内容の1の補数(論理的補数)をとります。

【注】 * サイズはオペランドサイズを示します。

B:バイト

W:ワード

L:ロングワード

表 2.5 シフト命令

命令	サイズ*	機能
SHAL	B/W/L	Rd (シフト処理) Rd
SHAR		汎用レジスタの内容を算術的にシフトします。
SHLL	B/W/L	Rd (シフト処理) Rd
SHLR		汎用レジスタの内容を論理的にシフトします。
ROTL	B/W/L	Rd(ローテート処理) Rd
ROTR		汎用レジスタの内容をローテートします。
ROTXL	B/W/L	Rd(ローテート処理) Rd
ROTXR		汎用レジスタの内容をキャリフラグを含めてローテートします。

【注】 * サイズはオペランドサイズを示します。

B : バイト

W:ワード

L:ロングワード

表 2.6 ビット操作命令

命令	サイズ*	機能
BSET	В	1 (〈ビット番号〉 of 〈EAd〉)
		汎用レジスタまたはメモリのオペランドの指定された1ビットを1にセットします。 ビット番号は、3ビットのイミディエイトデータまたは汎用レジスタの内容下位3 ビットで指定します。
BCLR	В	0 (〈ビット番号〉 of 〈EAd〉)
		汎用レジスタまたはメモリのオペランドの指定された 1 ビットを 0 にクリアします。 ビット番号は、3 ビットのイミディエイトデータまたは汎用レジスタの内容下位 3 ビットで指定します。
BNOT	В	~ (< ビット番号 > of < EAd >) (< ビット番号 > of < Ead >)
		汎用レジスタまたはメモリのオペランドの指定された 1 ビットを反転します。ビット番号は、3 ビットのイミディエイトデータまたは汎用レジスタの内容下位 3 ビットで指定します。
BTST	В	~ (< ビット番号 > of < EAd >) Z
		汎用レジスタまたはメモリのオペランドの指定された 1 ビットをテストし、ゼロフラグに反映します。ビット番号は、3 ビットのイミディエイトデータまたは汎用レジスタの内容下位 3 ビットで指定します。
BAND	В	C (〈ビット番号〉 of 〈EAd〉) C
		汎用レジスタまたはメモリのオペランドの指定された 1 ビットとキャリフラグとの 論理積をとり、キャリフラグに結果を格納します。
BIAND	В	C 〔~(<ビット番号> of <ead>)〕 C</ead>
	_	汎用レジスタまたはメモリのオペランドの指定された 1 ビットを反転し、キャリフラグとの論理積をとり、キャリフラグに結果を格納します。ビット番号は、3 ビットのイミディエイトデータで指定します。
BOR	В	C (〈ビット番号〉 of 〈EAd〉) C
		汎用レジスタまたはメモリのオペランドの指定された 1 ビットとキャリフラグとの 論理和をとり、キャリフラグに結果を格納します。
BIOR	В	C 〔~(<ビット番号> of <ead>)〕 C</ead>
Biolit	5	汎用レジスタまたはメモリのオペランドの指定された 1 ビットを反転し、キャリフラグとの論理和をとり、キャリフラグに結果を格納します。ビット番号は、3 ビットのイミディエイトデータで指定します。
BXOR	В	C⊕(< ビット番号 > of < EAd >) C
		汎用レジスタまたはメモリのオペランドの指定された 1 ビットとキャリフラグとの 排他的論理和をとり、キャリフラグに結果を格納します。
BIXOR	В	C⊕〔~(〈ビット番号〉 of 〈EAd〉)〕 C 汎用レジスタまたはメモリのオペランドの指定された 1 ビットを反転し、キャリフラグとの排他的論理和をとり、キャリフラグに結果を格納します。ビット番号は、3 ビットのイミディエイトデータで指定します。

命令	サイズ*	機能
BLD	В	(<ビット番号> of <ead>) C</ead>
		汎用レジスタまたはメモリのオペランドの指定された 1 ビットをキャリフラグに転送します。
BILD	В	~(<ピット番号> of <ead>) C</ead>
		汎用レジスタまたはメモリのオペランドの指定された 1 ビットを反転し、キャリフラグに転送します。ビット番号は、3 ビットのイミディエイトデータで指定します。
BST	В	C (〈ビット番号〉 of 〈EAd〉)
		汎用レジスタまたはメモリのオペランドの指定された 1 ビットにキャリフラグの内
		容を転送します。
BIST	В	C ~(<ピット番号> of <ead>)</ead>
		汎用レジスタまたはメモリのオペランドの指定された 1 ビットに、反転されたキャ
		リフラグの内容を転送します。ビット番号は、3 ビットのイミディエイトデータで指定されます。
		ACC104 7 0

【注】 * サイズはオペランドサイズを示します。

B:バイト

表 2.7 分岐命令

命令	サイズ			機能				
Bcc*	-		指定した条件が成立しているとき、指定されたアドレスへ分岐します。分岐条件を 下表に示します。					
		ニーモ	ニック	説明	分岐条件			
		BRA (BT)	Always (True)	Always			
		BRN (BF)	Never (False)	Never			
		ВНІ		Hlgh	C Z=0			
		BLS		Low or Same	C Z=1			
		BCC (BHS)	Carry Clear (High or Same)	C = 0			
		BCS (BLO)	Carry Set (LOw)	C = 1			
		BNE		Not Equal	Z = 0			
		BEQ		EQual	Z = 1			
		BVC		oVerflow Clear	V = 0			
		BVS		oVerflow Set	V = 1			
		BPL		PLus	N = 0			
		ВМІ		MInus	N = 1			
		BGE		Greater or Equal	N⊕V = 0			
		BLT		Less Than	N⊕V = 1			
		BGT		Greater Than	Z (N⊕V) =0			
		BLE		Less or Equal	Z (N⊕V) =1			
					_			
JMP	-	指定され <i>t</i>	こアドレ	スへ無条件に分岐します。				
BSR	-	指定され#	:アドレ	スヘサブルーチン分岐します。				
JSR	-	指定された	こアドレ	スヘサブルーチン分岐します。				
RTS	-	サブルーラ	Fンから	復帰します。				

【注】 * Bcc 命令は条件分岐命令の総称です。

表 2.8 システム制御命令

命令	サイズ*	機能
RTE	-	例外処理ルーチンから復帰します。
SLEEP	-	低消費電力状態に遷移します。
LDC	B/W	(EAs) CCR
		ソースオペランドを CCR に転送します。CCR はパイトサイズですが、メモリから の転送のときデータのリードはワードサイズで行われます。
STC	B/W	CCR (EAd) CCR の内容をデスティネーションのロケーションに転送します。CCR はバイトサイズですが、メモリへの転送のときデータのライトはワードサイズで行われます。
ANDC	В	CCR #IMM CCR CCR とイミディエイトデータの論理積をとります。
ORC	В	CCR #IMM CCR
		CCR とイミディエイトデータの論理和をとります。
XORC	В	CCR⊕#IMM CCR
		CCR とイミディエイトデータの排他的論理和をとります。
NOP	-	PC+2 PC
		PC のインクリメントだけを行います。

【注】 * サイズはオペランドサイズを示します。

B : バイト W : ワード

表 2.9 ブロック転送命令

命令	サイズ	機能
EEPMOV.B	-	if R4L 0 then
		Repeat @ER5+ @ER6+, R4L - 1 R4L
		Until R4L = 0
		else next;
EEPMOV.W	-	if R4 0 then
		Repeat @ER5+ @ER6+, R4 - 1 R4
		Until R4 = 0
		else next;
		ブロック転送命令です。ER5 で示されるアドレスから始まり、R4L または R4 で指定
		されるバイト数のデータを、ER6で示されるアドレスのロケーションへ転送します。
		転送終了後、次の命令を実行します。

2.4.2 命令の基本フォーマット

H8/300H CPU の命令は 2 バイト (ワード) を単位としています。各命令はオペレーションフィールド (OP)、レジスタフィールド (r)、EA 拡張部 (EA) およびコンディションフィールド (∞) から構成されています。図 2.7 に命令フォーマットの例を示します。

(1) オペレーションフィールド

命令の機能を表し、アドレッシングモードの指定、オペランドの処理内容を指定します。命令の先頭4ビットを必ず含みます。2つのオペレーションフィールドを持つ場合もあります。

(2) レジスタフィールド

汎用レジスタを指定します。アドレスレジスタのとき3ビット、データレジスタのとき3ビットまたは4ビットです。2つのレジスタフィールドを持つ場合やレジスタフィールドを持たない場合もあります。

(3) EA 拡張部

イミディエイトデータ、絶対アドレスまたはディスプレースメントを指定します。8ビット、16ビット、32 ビットです。24ビットアドレスおよびディスプレースメントは上位8ビットをすべて0(H'00)とした32ビットデータとして扱われます。

(4) コンディションフィールド

条件分岐命令の分岐条件を指定します。




図 2.7 命令フォーマット

2.5 アドレッシングモードと実効アドレス

以下の説明は H8/300H CPU に関するものです。H8/38076R グループでは生成される 24 ビットのアドレスのうちの上位 8 ビットは無視され、実効アドレスは 16 ビットとなります。

2.5.1 アドレッシングモード

H8/300H CPU は、表 2.10 の 8 種類のアドレッシングモードをサポートしています。命令ごとに使用できるアドレッシングモードが異なります。詳細は「付録 A.4 命令とアドレッシングモードの組み合わせ」を参照してください。

演算命令ではレジスタ直接、およびイミディエイトを使用できます。転送命令ではプログラムカウンタ相対とメモリ間接を除くすべてのアドレッシングモードを使用できます。ビット操作命令では、オペランドの指定にレジスタ直接、レジスタ間接、および絶対アドレス(@aa:8)を使用できます。さらに、オペランド中のビット番号の指定にレジスタ直接(BSET、BCLR、BNOT、BTSTの各命令)、およびイミディエイト(3ビット)を使用できます。

No.	アドレッシングモード	記 号
1	レジスタ直接	Rn
2	レジスタ間接	@ERn
3	ディスプレースメント付きレジスタ間接	@ (d:16, ERn) / @ (d:24, ERn)
4	ポストインクリメントレジスタ間接	@ERn+
	プリデクリメントレジスタ間接	@ - ERn
5	絶対アドレス	@aa:8 / @aa:16 / @aa:24
6	イミディエイト	#xx:8 / #xx:16 / #xx:32
7	プログラムカウンタ相対	@ (d:8, PC) / @ (d:16, PC)
8	メモリ間接	@@aa:8

表 2.10 アドレッシングモード一覧表

(1) レジスタ直接 Rn

命令コードのレジスタフィールドで指定されるレジスタ (8 ビット、16 ビットまたは 32 ビット) がオペランドとなります。


8 ビットレジスタとしては ROH~R7H、ROL~R7L を指定可能です。

16 ビットレジスタとしては R0~R7、E0~E7 を指定可能です。

32 ビットレジスタとしては ER0~ER7 を指定可能です。

(2) レジスタ間接 @ERn

命令コードのレジスタフィールドで指定されるアドレスレジスタ (ERn) の下位 24 ビットをアドレスとしてメモリ上のオペランドを指定します。





(3) ディスプレースメント付きレジスタ間接 @ (d:16, ERn) / @ (d:24, ERn)

命令コードのレジスタフィールドで指定されるアドレスレジスタ (ERn)の内容に、命令コード中に含まれる 16 ビットディスプレースメントまたは 24 ビットディスプレースメントを加算した内容の下位 24 ビットをアドレスとしてメモリ上のオペランドを指定します。加算に際して、16 ビットディスプレースメントは符号拡張されます。

- (4) ポストインクリメントレジスタ間接 @ERn + / プリデクリメントレジスタ間接 @ ERn
 - ポストインクリメントレジスタ間接 @ERn+

命令コードのレジスタフィールドで指定されるアドレスレジスタ(ERn)の内容の下位24ビットをアドレスとしてメモリ上のオペランドを指定します。

その後、アドレスレジスタの内容(32ビット)に1、2または4が加算され、加算結果がアドレスレジスタに格納されます。バイトサイズでは1、ワードサイズでは2、ロングワードサイズでは4がそれぞれ加算されます。ワードサイズ、ロングワードサイズのときはレジスタの内容が偶数となるようにしてください。

プリデクリメントレジスタ間接 @ - ERn

命令コードのレジスタフィールドで指定されるアドレスレジスタ(ERn)の内容から1、2または4を減算した内容の下位24ビットをアドレスとして、メモリ上のオペランドを指定します。

その後、減算結果がアドレスレジスタに格納されます。バイトサイズでは1、ワードサイズでは2、ロングワードサイズでは4がそれぞれ減算されます。ワードサイズ、ロングワードサイズのときはアドレスレジスタの内容が偶数となるようにしてください。

(5) 絶対アドレス @aa:8/@aa:16/@aa:24

命令コード中に含まれる絶対アドレスでメモリ上のオペランドを指定します。

絶対アドレスは8ビット(@aa:8)、16ビット(@aa:16)、または24ビット(@aa:24)です。

8 ビット絶対アドレスの場合、上位 16 ビットはすべて 1 (H'FFFF) となります。

16 ビット絶対アドレスの場合、上位8 ビットは符号拡張されます。

24 ビット絶対アドレスの場合、全アドレス空間をアクセスできます。

H8/38076R グループの場合、上位 8 ビットは無視されるため、絶対アドレスのアクセス範囲は表 2.11 のようになります。

絶対アドレス	アクセス範囲
8 ビット	H'FF00 ~ H'FFFF
(@aa:8)	
16 ビット	H'0000 ~ H'FFFF
(@aa:16)	
24 ビット	H'0000 ~ H'FFFF
(@aa:24)	

表 2.11 絶対アドレスのアクセス範囲

(6) イミディエイト #xx:8/#xx:16/#xx:32

命令コードの中に含まれる 8 ビット (#xx:8)、16 ビット (#xx:16)、または 32 ビット (#xx:32) のデータを直接オペランドとして使用します。

なお、ADDS、SUBS、INC、DEC 命令ではイミディエイトデータが命令コード中に暗黙的に含まれます。ビット操作命令では、ビット番号を指定するための 3 ビットのイミディエイトデータが命令コード中に含まれる場合があります。

(7) プログラムカウンタ相対 @(d:8, PC)/@(d:16, PC)

条件分岐命令、BSR 命令で使用されます。

PC の内容で指定される 24 ビットのアドレスに命令コード中に含まれる 8 ビット、または 16 ビットディスプレースメントを加算して、24 ビットの分岐アドレスを生成します。加算に際して、ディスプレースメントは 24 ビットに符号拡張されます。また加算される PC の内容は次の命令の先頭アドレスとなっていますので、分岐可能範囲は分岐命令に対して - 126~ + 128 バイト(- 63~ + 64 ワード)または - 32766~ + 32768 バイト(- 16383~ + 16384 ワード)です。このとき、加算結果が偶数となるようにしてください。

(8) メモリ間接 @@aa:8

JMP、JSR 命令で使用されます。命令コードの中に含まれる 8 ビット絶対アドレスでメモリ上のオペランドを指定し、この内容を分岐アドレスとして分岐します。メモリ上のオペランドはワードサイズで指定し、16 ビット長の分岐アドレスを生成します。図 2.8 にメモリ間接による分岐アドレスの指定方法を示します。

絶対アドレスの上位ビットはすべて 0 となります。このため分岐アドレスを格納できるのは $0 \sim 255$ ($H'0000 \sim H'00FF$) 番地です。ただし、このうちの先頭領域は例外処理ベクタ領域と共通になっているので注意してください。




図 2.8 メモリ間接による分岐アドレスの指定

2.5.2 実効アドレスの計算方法

各アドレッシングモードにおける実効アドレス (EA: Effective Address) の計算方法を表 2.12 に示します。 H8/38076R グループでは計算結果の上位 8 ビットは無視され、16 ビットの実効アドレスを生成します。

NO. アドレッシングモード・命令フォーマット 実効アドレス計算方法 実効アドレス(EA) (1) レジスタ直接(Rn) オペランドは、 op rm rn 汎用レジスタの内容です。 (2) レジスタ間接(@ERn) 汎用レジスタの内容 ор r (3) ディスプレースメント付きレジスタ間接 @ (d:16, ERn) / @ (d:24, ERn) 汎用レジスタの内容 ор disp 符号拡張 disp (4) ポストインクリメントレジスタ間接 / プリデクリメントレジスタ間接 ・ポストインクリメント レジスタ間接 @ERn+ 汎用レジスタの内容 op r 1、2 または 4 ・プリデクリメント レジスタ間接@ - ERn 31 汎用レジスタの内容 op r 1、2または4 オペランドサイズがバイトのとき1、 ワードのとき2、ロングワードのとき4 が加減算されます。 (5) 絶対アドレス @ aa:8 H'FFFF ор @ aa:16 16 15 符号拡張 ор abs @ aa: 24 abs

表 2.12 実効アドレスの計算方法 (1)




表 2.12 実効アドレスの計算方法 (2)

【記号説明】 r、rm、rn:レジスタフィールド : オペレーションフィールド : ディスプレースメント : イミディエイトデータ ор disp IMM : 絶対アドレス abs

2.6 基本バスサイクル

CPU は、システムクロック () またはサブクロック (_{SUB}) を基準に動作します。 または _{SUB} の立ち上がりから次の立ち上がりまでを 1 ステートと呼びます。バスサイクルは 2 ステートまたは 3 ステートで構成され、内蔵メモリ、内蔵周辺モジュールによって異なるアクセスを行います。

2.6.1 内蔵メモリ(RAM、ROM)

内蔵メモリのアクセスは 2 ステートで行われます。データバス幅は 16 ビットで、バイトおよびワードアクセスが可能です。内蔵メモリアクセスサイクルを図 2.9 に示します。




図 2.9 内蔵メモリアクセスサイクル

2.6.2 内蔵周辺モジュール

内蔵周辺モジュールのアクセスは、2 ステートまたは 3 ステートで行われます。データバス幅は 8 ビットまたは 16 ビットで、レジスタにより異なります。各レジスタのデータバス幅とアクセスステート数は「23.1 レジスタアドレス一覧(アドレス順)」を参照してください。データバス幅が 16 ビットのレジスタはワードアクセスのみ可能です。データバス幅が 8 ビットのレジスタはバイトおよびワードアクセスが可能です。データバス幅が 8 ビットのレジスタをワードアクセスするとバスサイクルが 2 回発生します。2 ステートアクセスの場合の動作タイミングは内蔵メモリと同一です。3 ステートアクセスの場合の動作タイミングを図 2.10 に示します。




図 2.10 内蔵周辺モジュールアクセスサイクル (3 ステートアクセスの場合)

2.7 CPU の状態

CPU の状態は、リセット状態、プログラム実行状態、プログラム停止状態、例外処理状態の4種類あります。プログラム実行状態には、アクティブ(高速、中速)モード、サブアクティブモードがあり、プログラム停止状態には、スリープ(高速、中速)モード、スタンバイモード、ウォッチモード、サブスリープモードがあります。各状態の分類を図2.11に、各状態間の遷移条件を図2.12に示します。プログラム実行状態およびプログラム停止状態の詳細は「第6章 低消費電力モード」を参照してください。例外処理の詳細は「第3章 例外処理」を参照してください。




図 2.11 CPU の状態の分類




図 2.12 状態遷移図

2.8 使用上の注意事項

2.8.1 空きエリアへのデータアクセス

本 LSI のアドレス空間にはユーザに開放された ROM、RAM、内蔵 I/O レジスタの領域以外に空きエリアがあります。CPU から空きエリアへデータを転送すると転送データは失われます。また、CPU の誤動作の原因となる可能性があります。空きエリアから CPU への転送データの内容は保証されません。

2.8.2 EEPMOV 命令

EEPMOV 命令はブロック転送命令で、R5 で示されるアドレスから始まる R4L で示されるバイト数のデータを、R6 で示されるアドレスへ転送します。転送先の最終アドレス(R6 + R4L の値)が H'FFFF を超えないように(実行途中に R6 の値が H'FFFF H'0000 とならないように)、R4L、R6 を設定してください。

2.8.3 ビット操作命令

BSET、BCLR、BNOT、BST、BIST 命令は、指定されたアドレスのデータをバイト単位でリードし、対象となる 1 ビットを操作した後、同一アドレスにバイト単位でライトします。 したがって、同一アドレスに 2 つのレジスタが割付けられている場合や、ライト専用ビットを含むレジスタ、またはポートに対して直接ビット操作命令を使用すると、ビット操作対象以外のビットのデータが書き変わる可能性がありますので注意してください。

(1) 同一アドレスに割付けられた2つのレジスタのビット操作

例1:タイマロードレジスタとタイマカウンタへのビット操作

図 2.13 に同一アドレスに割付けられた 2 つのレジスタを持つタイマの構成例を示します。リロードタイマのタイマロードレジスタとタイマカウンタにビット操作命令を実行すると、タイマロードレジスタとタイマカウンタはアドレスを共有しているため次のように動作します。

- 1. タイマカウンタのデータをバイト単位でリードします。
- 2. CPUはビット操作命令で対象となる1ビットをセットまたはリセットします。
- 3. ライトしたデータをバイト単位でタイマロードレジスタにライトします。

タイマカウンタはカウントを続けているので、リードしたデータがタイマロードレジスタのデータとは必ずし も等しくありません。そのためタイマカウンタの操作の対象となったビット以外のデータが書き変わって、タイ マロードレジスタヘライトされます。




図 2.13 同一アドレスに割付けられた 2 つのレジスタを持つタイマの構成例

例2:ポート5にBSET命令を実行した場合

P57、P56 は入力端子でそれぞれ Low レベル、High レベル入力状態とし、P55~P50 は出力端子でそれぞれ Low レベル出力状態とします。以下に、BSET 命令で P50 に High レベル出力を行う例を示します。

【BSET命令実行前】

	P57	P56	P55	P54	P53	P52	P51	P50
入出力	入力	入力	出力	出力	出力	出力	出力	出力
端子状態	Low	High	Low	Low	Low	Low	Low	Low
	レベル	レベル	レベル	レベル	レベル	レベル	レベル	レベル
PCR5	0	0	1	1	1	1	1	1
PDR5	1	0	0	0	0	0	0	0

【BSET命令実行】

BSET	#0.	@PDR5	
DOLI	#0,	@FDK3	

ポート 5 に対して BSET 命令を実行します。

【BSET命令実行後】

	P57	P56	P55	P54	P53	P52	P51	P50
入出力	入力	入力	出力	出力	出力	出力	出力	出力
端子状態	Low	High	Low	Low	Low	Low	Low	High
	レベル	レベル	レベル	レベル	レベル	レベル	レベル	レベル
PCR5	0	0	1	1	1	1	1	1
PDR5	0	1	0	0	0	0	0	1

【動作説明】

- 1. BSET命令を実行すると、CPUはポート5をリードします。P57、P56は入力端子で、CPUは端子の状態(Lowレベル、Highレベル入力)をリードします。P55~P50は出力端子で、CPUはPDR5の値をリードします。したがって、例ではPDR5はH'80ですが、CPUがリードしたデータはH'40となります。
- 2. CPUはリードしたデータのビット0を1にセットして、データをH'41に変更します。
- 3. H'41をPDR5に書込んで、BSET命令を終了します。

その結果、PDR5 のビット 0 が 1 になり、P50 は High レベル出力になります。しかし、PDR5 のビット 7、6 が変化してしまいます。そのため、PDR5 と同じデータをメモリ上のワークエリアに格納し、ワークエリア上のデータに対しビット操作を行った後、このデータを PDR5 にライトしてください。

【BSET命令実行前】

MOV.B	#H'80,	R0L
MOV.B	R0L,	@RAM0
MOV.B	R0L,	@PDR5

PDR5 に書込む値(H'80)をあらかじめメモリ上のワークエリア (RAM0) と PDR5 にライトします。

	P57	P56	P55	P54	P53	P52	P51	P50
入出力	入力	入力	出力	出力	出力	出力	出力	出力
端子状態	Low	High	Low	Low	Low	Low	Low	Low
	レベル	レベル	レベル	レベル	レベル	レベル	レベル	レベル
PCR5	0	0	1	1	1	1	1	1
PDR5	1	0	0	0	0	0	0	0
			•	•		•	•	
RAM0	1	0	0	0	0	0	0	0

【BSET命令実行】

BSET #0 , @RAM0

PDR5 のワークエリア (RAM0) に対して BSET 命令を実行します。

【BSET命令実行後】

MOV.B @RAM0, R0L MOV.B R0L, @PDR5

ワークエリア (RAM0)の値を PDR5 にライトします。

	P57	P56	P55	P54	P53	P52	P51	P50
入出力	入力	入力	出力	出力	出力	出力	出力	出力
端子状態	Low	High	Low	Low	Low	Low	Low	High
	レベル	レベル	レベル	レベル	レベル	レベル	レベル	レベル
PCR5	0	0	1	1	1	1	1	1
PDR5	1	0	0	0	0	0	0	1
	1		1		1		1	

RAM0	1	0	0	0	0	0	0	1

(2) ライト専用ビットを含むレジスタのビット操作

例3:ポート5のPCR5にBCLR命令を実行した場合

P57、P56 は入力端子でそれぞれ Low レベル、High レベル入力状態とし、P55~P50 は出力端子でそれぞれ Low レベル出力状態とします。以下に、BCLR 命令で P50 を入力端子に設定する例を示します。入力端子に設定された P50 は High レベル入力状態とします。

【BCLR命令実行前】

	P57	P56	P55	P54	P53	P52	P51	P50
入出力	入力	入力	出力	出力	出力	出力	出力	出力
端子状態	Low	High	Low	Low	Low	Low	Low	Low
	レベル	レベル	レベル	レベル	レベル	レベル	レベル	レベル
PCR5	0	0	1	1	1	1	1	1
PDR5	1	0	0	0	0	0	0	0

【BCLR命令実行】

BCLR	#0	@PCR5	

PCR5 に対して BCLR 命令を実行します。

【BCLR命令実行後】

	P57	P56	P55	P54	P53	P52	P51	P50
入出力	出力	出力	出力	出力	出力	出力	出力	入力
端子状態	Low	High	Low	Low	Low	Low	Low	High
	レベル	レベル	レベル	レベル	レベル	レベル	レベル	レベル
PCR5	1	1	1	1	1	1	1	0
PDR5	1	0	0	0	0	0	0	0

【動作説明】

- 1. BCLR命令を実行すると、CPUはPCR5をリードします。PCR5はライト専用レジスタで、CPUはHFFをリードします。したがって、例ではPCR5はH'3Fですが、CPUがリードしたデータはH'FFとなります。
- 2. CPUはリードしたデータのビット0を0にクリアして、データをH'FEに変更します。
- 3. H'FEをPCR5に書込んで、BCLR命令を終了します。

その結果、PCR5 のビット 0 が 0 になり、P50 は入力端子になります。しかし、PCR5 のビット 7、6 が 1 になり、P57、P56 は出力端子に変化してしまいます。そのため、PCR5 と同じデータをメモリ上のワークエリアに格納し、ワークエリア上のデータに対しビット操作を行った後、このデータを PCR5 にライトしてください。

【BCLR命令実行前】

MOV.B	#H'3F,	R0L
MOV.B	R0L,	@RAM0
MOV.B	R0L,	@PCR5

PCR5 に書込む値 (H'3F) をあらかじめメモリ上のワークエリア (RAM0) と PCR5 にライトします。

	P57	P56	P55	P54	P53	P52	P51	P50
入出力	入力	入力	出力	出力	出力	出力	出力	出力
端子状態	Low	High	Low	Low	Low	Low	Low	Low
	レベル	レベル	レベル	レベル	レベル	レベル	レベル	レベル
PCR5	0	0	1	1	1	1	1	1
PDR5	1	0	0	0	0	0	0	0
			•	•		•	•	
RAM0	0	0	1	1	1	1	1	1

【BCLR命令実行】

BCLR #0 , @RAM0

PCR5 のワークエリア (RAM0) に対して BCLR 命令を実行します。

【BCLR命令実行後】

MOV.B @RAM0,R0L MOV.B R0L, @PCR5

ワークエリア (RAM0)の値を PCR5 にライトします。

	P57	P56	P55	P54	P53	P52	P51	P50
入出力	入力	入力	出力	出力	出力	出力	出力	出力
端子状態	Low	High	Low	Low	Low	Low	Low	High
	レベル	レベル	レベル	レベル	レベル	レベル	レベル	レベル
PCR5	0	0	1	1	1	1	1	0
PDR5	1	0	0	0	0	0	0	0
RAM0	0	0	1	1	1	1	1	0

3. 例外処理

例外処理にはリセットと割り込みによるものがあります。

リセット

リセットは最も優先度の高い例外処理です。 $\overline{\text{RES}}$ 端子によってリセットが解除されると例外処理を開始します。ウォッチドッグタイマのオーバフローによってもリセットされ、例外処理を開始します。例外処理は $\overline{\text{RES}}$ 端子による例外処理と同一です。

• 割り込み例外処理

NMIを除く外部割り込み要求とアドレスブレークを除く内部割り込み要求はCCRのIビットによりマスクされ、Iビットが1の間保留されます。割り込み要求が発生すると、命令の実行終了時または例外処理終了時に例外処理を開始します。

3.1 例外処理要因とベクタアドレス

各例外処理要因のベクタアドレスと優先度は表 3.1 のとおりです。複数の割り込み要求が発生したときは優先度の高い方から処理されます。

割り込み要因発生元	例外処理要因	ベクタ番号	ベクタアドレス	優先順位
リセット	RES、ウォッチドッグタイマ	0	H'0000 ~ H'0001	高
システム予約	ブレーク命令	1	H'0002 ~ H'0003] ▲
システム予約	ブレーク割り込み (モード遷移)	2	H'0004 ~ H'0005	
外部割り込み	NMI	3	H'0006 ~ H'0007	
システム予約	ブレーク条件成立	4	H'0008 ~ H'0009	
アドレスプレーク	ブレーク条件成立	5	H'000A ~ H'000B	
外部割り込み	IRQ0	6	H'000C ~ H'000D	
	IRQ1	7	H'000E ~ H'000F	
	IRQAEC	8	H'0010 ~ H'0011	
	IRQ3	9	H'0012 ~ H'0013	
	IRQ4	10	H'0014 ~ H'0015	
	WKP0	11	H'0016 ~ H'0017	
	WKP1	12	H'0018 ~ H'0019	
	WKP2	13	H'001A ~ H'001B	
	WKP3	14	H'001C ~ H'001D	
	WKP4	15	H'001E ~ H'001F	
	WKP5	16	H'0020 ~ H'0021	1
	WKP6	17	H'0022 ~ H'0023	
	WKP7	18	H'0024 ~ H'0025] ♦
内部割り込み*		19~43	H'0026 ~ H'0056	低

表 3.1 例外処理要因とベクタアドレス

[【]注】 * 内部割り込みのベクタテーブルは「4.5 割り込み例外処理ベクタテーブル」を参照してください。

3.2 リセット

リセットは、最も優先順位の高い例外処理です。

リセットを開始させる要因には、3種類あります。各要因について表3.2に示します。

表 3.2 リセット要因

要因発生元	説明		
RES 端子	Low レベル入力		
パワーオンリセット回路	Vcc の立ち上がり		
	詳細は「第 21 章 パワーオンリセット回路」を参照		
ウォッチドッグタイマ	カウンタオーバフロー		
	詳細は「第 14 章 ウォッチドッグタイマ」を参照		

3.2.1 リセット例外処理

リセット要因が発生すると実行中の処理はすべて打ち切られ、本 LSI はリセット状態になります。リセットによって、CPU の内部状態と内蔵周辺モジュールの各レジスタが初期化されます。

RES 端子により本 LSI を確実にリセットするためには、RES 端子を以下の動作としてください。

- 電源投入時、もしくはシステムクロック発振器が停止している状態
 システムクロック発振器の発振が安定するまでRES端子をLowレベルに保持してください。
- システムクロック発振器が動作している場合 RES端子を電気的特性で定めているt_{set}ステートの間、Lowレベルにしてください。

リセット要因が発生した後、リセット例外処理が開始され、本 LSI は次のように動作します。

- 1. CPUの内部状態と内蔵周辺モジュールの各レジスタが初期化され、CCRのIビットが1にセットされます。
- 2. リセット例外処理ベクタアドレス (H'0000~H'0001)をリードしてPCに転送した後、PCで示されるアドレス からプログラムの実行を開始します。

RES 端子によるリセット例外処理シーケンスを図 3.1 に示します。




図 3.1 リセット例外処理シーケンス

3.2.2 リセット直後の割り込み

リセット直後、スタックポインタ (SP) をイニシャライズする前に割り込みを受け付けると、PC と CCR の退避が正常に行われないため、プログラムの暴走につながります。これを防ぐため、リセット例外処理が実行された直後は、NMI を含めたすべての割り込み要求が禁止されます。すなわち、リセット直後はプログラムの先頭 1 命令が必ず実行されますので、プログラム先頭命令は SP をイニシャライズする命令としてください (例: MOV.L #xx:32、SP)。

3.3 割り込み

割り込み例外処理を開始させる要因には、14 種類の外部割り込み(NMI、IRQ0、IRQ1、IRQ3、IRQ4、IRQAEC、WKP7~WKP0) と、内蔵周辺モジュールからの要求によるフラッシュメモリ版 25 種類、マスク ROM 版 24 種類の内部要因があります。割り込み要因と要因数を図 3.2 に示します。

割り込み要因を要求する内蔵周辺モジュールには、ウォッチドッグタイマ(WDT)、アドレスプレーク、リアルタイムクロック(RTC)、16 ビットタイマパルスユニット(TPU)、非同期イベントカウンタ(AEC)、タイマ F、シリアルコミュニケーションインタフェース(SCI)、IIC バス、および A/D 変換器があります。割り込みベクタアドレスは、各要因別に割り当てられています。

NMI は最優先の割り込みで、常に受け付けられます。割り込みは、割り込みコントローラによって制御されます。割り込みコントローラは、NMI 以外の割り込みに 3 レベルのマスクレベルを設定して、多重割り込みの制御を行うことができます。割り込みのマスクレベルは、割り込みコントローラのインタラプトプライオリティレジスタ A~E (IPRA~IPRE) で設定します。

割り込みについての詳細は「第4章 割り込みコントローラ」を参照してください。




図 3.2 割り込み要因と要因数

3.4 例外処理後のスタック状態

割り込み例外処理後のスタックの状態を図3.3に示します。




図 3.3 割り込み例外処理終了後のスタック状態

3.4.1 割り込み応答時間

割り込み要求フラグがセットされた後、割り込み要求処理ルーチンの先頭命令を実行するまでの待ちステート 数を表 3.3 に示します。

項目	ステート数	合計
実行中の命令終了時の待ち時間*	1 ~ 23	15 ~ 37
PC、CCR のスタック	4	
ベクタフェッチ	2	
命令フェッチ	4	
内部処理	4	

表 3.3 割り込み要求待ちステート数

【注】 * EEPMOV 命令は除きます。

3.5 使用上の注意事項

3.5.1 スタック領域に関する使用上の注意事項

本 LSI では、ワードデータをアクセスする場合は、アドレスの最下位ビットは 0 とみなされます。スタック領域に対するアクセスは、常にワードサイズで行い、スタックポインタ (SP: R7)の内容は奇数にしないでください。すなわち、レジスタの退避には「PUSH.W Rn(MOV.W Rn, @-SP)」または「PUSH.L ERn(MOV.L ERn, @-SP)」、復帰には「POP.W Rn (MOV.W @SP+, Rn)」または「POP.L ERn (MOV.L @SP+, ERn)」を使用してください。SP に奇数を設定すると、誤動作の原因となります。SP に奇数を設定した場合の動作例を図 3.4 に示します。




図 3.4 SP に奇数を設定したときの動作

また、割り込み例外処理および RTE 命令実行時に行われる CCR の退避および復帰は、ワードサイズで扱われます。退避時には、ワードサイズデータの上位バイトおよび下位バイトともに CCR の値が退避されます。復帰時には、偶数アドレスの値が CCR に格納され、奇数アドレスの値は無視されます。

RENESAS

3.5.2 ポートモードレジスタを書き換える際の注意事項

外部割り込み端子の機能切り替えのためにポートモードレジスタを書き換えおよび、IRQAEC 選択 / 非選択の切り替えのために AEGSR の ECPWME を書き換える際には、以下の点に注意してください。

1にセットされる割り込み要求フラグとその条件を表 3.4 に示します。

表 3.4 割り込み要求フラグが 1 にセットされる条件

	トされる 要求フラグ	条 件
	I	
IRR1	IRRI4	● IRQ4 端子が Low レベルで IEGR の IEG4 が 0 の状態で、PMR9 の IRQ4 を 0 から 1 に書き換えたとき
		● IRQ4 端子が Low レベルで IEGR の IEG4 が 1 の状態で、PMR9 の IRQ4 を 1 から 0 に書き換えたとき
	IRRI3	● ĪRQ3 端子が Low レベルで IEGR の IEG3 が 0 の状態で、PMRB の IRQ3 を 0 から 1 に書き換えたとき
		● IRQ3 端子が Low レベルで IEGR の IEG3 が 1 の状態で、PMRB の IRQ3 を 1 から 0 に書き換えたとき
	IRREC2	● 切り替え時の IRQAEC 端子レベルと IECPWM の値が異なり AEGSR の AIEGS1~0 で指定されるエッ
		ジを形成するとき、(例:立ち上がりエッジ選択で、IRQAEC 端子が Low レベル、IECPWM=1 の状態
		で AEGSR の ECPWME を 1 から 0 に書き換えたとき)
	IRRI1	● IRQ1 端子が Low レベルで IEGR の IEG1 が 0 の状態で、PMRB の IRQ1 を 0 から 1 に書き換えたとき
		● IRQ1 端子が Low レベルで IEGR の IEG1 が 1 の状態で、PMRB の IRQ1 を 1 から 0 に書き換えたとき
	IRRI0	● ĪRQ0 端子が Low レベルで IEGR の IEG0 が 0 の状態で、PMRB の IRQ0 を 0 から 1 に書き換えたとき
		● ĪRQ0 端子が Low レベルで IEGR の IEG0 が 1 の状態で、PMRB の IRQ0 を 1 から 0 に書き換えたとき
IWPR	IWPF7	WKP7 端子が Low レベルの状態で、PMR5 の WKP7 を 0 から 1 に書き換えたとき
	IWPF6	WKP6 端子が Low レベルの状態で、PMR5 の WKP6 を 0 から 1 に書き換えたとき
	IWPF5	WKP5 端子が Low レベルの状態で、PMR5 の WKP5 を 0 から 1 に書き換えたとき
	IWPF4	WKP4 端子が Low レベルの状態で、PMR5 の WKP4 を 0 から 1 に書き換えたとき
	IWPF3	WKP3 端子が Low レベルの状態で、PMR5 の WKP3 を 0 から 1 に書き換えたとき
	IWPF2	WKP2 端子が Low レベルの状態で、PMR5 の WKP2 を 0 から 1 に書き換えたとき
	IWPF1	WKP1 端子が Low レベルの状態で、PMR5 の WKP1 を 0 から 1 に書き換えたとき
	IWPF0	WKP0 端子が Low レベルの状態で、PMR5 の WKP0 を 0 から 1 に書き換えたとき

ポートモードレジスタの操作と割り込み要求フラグのクリアの手順を図 3.5 に示します。AEGSR の操作もこれに準じます。

端子機能を切り替える場合は、ポートモードレジスタ(または AEGSR)の操作前に割り込み禁止状態にして、ポートモードレジスタ(または AEGSR)操作後に、少なくとも 1 命令(NOP 命令で可)実行してから、1 にセットされた割り込み要求フラグを 0 にクリアしてください。ポートモードレジスタ(または AEGSR)操作後に 1 命令実行せず割り込み要求フラグを 0 にクリアする命令を実行しても、割り込み要求フラグはクリアされませんので注意してください。

なお、端子機能切り替えにともなう割り込み要求フラグのセットを回避する他の方法として、表 3.4 の条件を満たさないように端子を High レベルに制御して行う方法もあります。ただし、IECPWM は内部信号であり、その値を知ることは煩雑であるため、図 3.5 の手順を推奨します。




図 3.5 ポートモードレジスタ (または AEGSR)操作と割り込み要求フラグのクリア手順

3.5.3 割り込み要求フラグをクリアする方法

割り込み要求レジスタ(IRRI、IRR2、IWPR)のフラグクリアは下記の「(1)推奨方法」で行ってください。

(1) 推奨方法

フラグクリアの処理を 1 命令で実施します。この命令には、ビット操作命令とバイトサイズのデータ転送命令が使用できます。下記に「IRRI1 (IRR1 のビット 1)をクリアする場合」のプログラム例を 2 つ示します。

BCLR #1, @IRR1:8

MOV.B R1L, @IRR1:8 (R1Lの値をB'11111101に設定しておく)

(2) 誤動作する例

フラグクリアの処理を複数命令で実施する場合には、命令の実行中に他のフラグがセットされたにも関わらず これをクリアしてしまう場合があり、誤動作の原因となります。

次に「IRRI1 (IRR1 のビット 1)をクリアする場合」に IRRI0 もクリアにして無効にしてしまう例を示します。

MOV.B @IRR1:8,R1L・・・・・・この時点ではIRRI0=0

MOV.B R1L.@IRR1:8 ・・・・・・IRRIO=0にクリアされる。

上記の例では AND.B 命令実行中に IRQ0 割り込みが発生する場合を想定しています。

本来の目的である IRRII に加えて IRRIO もクリアしてしまうため、IRQO 割り込みが無効になってしまいます。

4. 割り込みコントローラ

4.1 特長

本 LSI は割り込みコントローラにより、割り込みの制御を行います。割り込みコントローラには次の特長があります。

- IPRにより、マスクレベルを設定可能
 - 割り込みマスクレベルを設定するインタラプトプライオリティレジスタ(IPR)により、NMIとアドレスブレーク以外の割り込み要求にはモジュールごとに3レベルのマスクレベルを設定できます。
- 割り込みマスクレジスタ (INTM) のINTM1、INTM0ビットにより、3レベルの許可 / 禁止を設定可能
- 14本の外部割り込み端子

NMIは最優先の割り込みで常に受け付けられます。NMIは立ち上がりエッジ/立ち下がりエッジを選択できます。またIRQ0、IRQ1、IRQ3、IRQ4、WKP0~WKP7は立ち上がりエッジ/立ち下がりエッジセンスをIRQAECは、立ち上がり/立ち下がり/両エッジのいずれかに設定することができます。

割り込みコントローラのブロック図を図4.1に示します。




図 4.1 割り込みコントローラのブロック図

4.2 入出力端子

割り込みコントローラの端子構成を表 4.1 に示します。

表 4.1 端子構成

名称	入出力	機能			
NMI	入力	ノンマスカブル外部割り込み端子			
		立ち上がりエッジまたは立ち下がりエッジを選択可能			
IRQAEC	入力	マスク可能な外部割り込み端子			
		立ち下がりエッジ、立ち上がりエッジ、両エッジのいずれかを選択可能			
ĪRQ4	入力	マスク可能な外部割り込み端子			
ĪRQ3	入力	立ち下がりエッジ、立ち上がりエッジのいずれかを選択可能			
ĪRQ1	入力				
ĪRQ0	入力				
WKP7 ~ WKP0	入力	マスク可能な外部割り込み端子			
		立ち上がりエッジ、立ち下がりエッジで受け付け			

4.3 レジスタの説明

割り込みコントローラには以下のレジスタがあります。

- 割り込みエッジセレクトレジスタ (IEGR)
- ウェイクアップエッジセレクトレジスタ (WEGR)
- 割り込み許可レジスタ1 (IENR1)
- 割り込み許可レジスタ2 (IENR2)
- 割り込み要求レジスタ1 (IRR1)
- 割り込み要求レジスタ2(IRR2)
- ウェイクアップ割り込み要求レジスタ(IWPR)
- インタラプトプライオリティレジスタA(IPRA)
- インタラプトプライオリティレジスタB(IPRB)
- インタラプトプライオリティレジスタC(IPRC)
- インタラプトプライオリティレジスタD(IPRD)
- インタラプトプライオリティレジスタE(IPRE)
- インタラプトマスクレジスタ (INTM)

4.3.1 割り込みエッジセレクトレジスタ (IEGR)

IEGR は NMI、TMIF、ADTRG、IRQ4、IRQ3、IRQ1、IRQ0 端子のエッジセンスの方向を選択します。

ビット	ビット名	初期値	R/W	説明
7	NMIEG	0	R/W	NMI エッジセレクト
				0:NMI 端子入力の立ち下がりエッジを検出
				1:NMI 端子入力の立ち上がりエッジを検出
6	TMIFEG	0	R/W	TMIF エッジセレクト
				0:TMIF 端子入力の立ち下がりエッジを検出
				1:TMIF 端子入力の立ち上がりエッジを検出
5	ADTRGNEG	0	R/W	ADTRG エッジセレクト
				0: ADTRG 端子入力の立ち下がりエッジを検出
				1: ADTRG 端子入力の立ち上がりエッジを検出
4	IEG4	0	R/W	IRQ4 エッジセレクト
				0: IRQ4 端子入力の立ち下がりエッジを検出
				1: IRQ4 端子入力の立ち上がりエッジを検出
3	IEG3	0	R/W	IRQ3 エッジセレクト
				0: IRQ3 端子入力の立ち下がりエッジを検出
				1: IRQ3 端子入力の立ち上がりエッジを検出
2				リザーブビット
1	IEG1	0	R/W	IRQ1 エッジセレクト
				0: IRQ1 端子入力の立ち下がりエッジを検出
				1: IRQ1 端子入力の立ち上がりエッジを検出
0	IEG0	0	R/W	IRQ0 エッジセレクト
				0: IRQ0 端子入力の立ち下がりエッジを検出
				1: IRQ0 端子入力の立ち上がりエッジを検出

4.3.2 ウェイクアップエッジセレクトレジスタ (WEGR)

WEGR は $\overline{\text{WKP7}} \sim \overline{\text{WKP0}}$ 端子の割り込み要求を発生させるエッジセンスの方向を選択します。

ビット	ビット名	初期値	R/W	説 明
7	WKEGS7	0	R/W	WKP7 エッジセレクト
				0: WKP7 端子入力の立ち下がりエッジを検出
				1:WKP7 端子入力の立ち上がりエッジを検出
6	WKEGS6	0	R/W	WKP6 エッジセレクト
				0: WKP6 端子入力の立ち下がりエッジを検出
				1:WKP6 端子入力の立ち上がりエッジを検出
5	WKEGS5	0	R/W	WKP5 エッジセレクト
				0:WKP5 端子入力の立ち下がりエッジを検出
				1:WKP5 端子入力の立ち上がりエッジを検出
4	WKEGS4	0	R/W	WKP4 エッジセレクト
				0:WKP4 端子入力の立ち下がりエッジを検出
				1:WKP4 端子入力の立ち上がりエッジを検出
3	WKEGS3	0	R/W	WKP3 エッジセレクト
				0:WKP3 端子入力の立ち下がりエッジを検出
				1:WKP3 端子入力の立ち上がりエッジを検出
2	WKEGS2	0	R/W	WKP2 エッジセレクト
				0:WKP2 端子入力の立ち下がりエッジを検出
				1:WKP2 端子入力の立ち上がりエッジを検出
1	WKEGS1	0	R/W	WKP1 エッジセレクト
				0:WKP1 端子入力の立ち下がりエッジを検出
				1:WKP1 端子入力の立ち上がりエッジを検出
0	WKEGS0	0	R/W	WKP0 エッジセレクト
				0:WKP0 端子入力の立ち下がりエッジを検出
				1:WKPO 端子入力の立ち上がりエッジを検出



4.3.3 割り込み許可レジスタ1(IENR1)

IENR1 は、RTC、WKP7~WKP0、IRQ0、IRQ1、IRQ3、IRQ4、IRQAECの割り込みをイネーブルにします。

ビット	ビット名	初期値	R/W	説 明
7	IENRTC	0	R/W	RTC 割り込み要求イネーブル
				このビットを 1 にセットすると RTC 割り込み要求がイネーブルになります。
6		1	R/W	リザーブビット
				読み出すと常に1が読み出されます。
5	IENWP	0	R/W	ウェイクアップ割り込み要求イネーブル
				このビットを1にセットすると WKP7~WKP0 割り込み要求がイネーブルにな
				ります。
4	IEN4	0	R/W	IRQ4 割り込み要求イネーブル
				このビットを 1 にセットすると IRQ4 割り込み要求がイネーブルになります。
3	IEN3	0	R/W	IRQ3 割り込み要求イネーブル
				このビットを 1 にセットすると IRQ3 割り込み要求がイネーブルになります。
2	IENEC2	0	R/W	IRQAEC 割り込み要求イネーブル
				このビットを 1 にセットすると IRQAEC 割り込み要求がイネーブルになりま
				す。
1	IEN1	0	R/W	IRQ1 割り込み要求イネーブル
				このビットを 1 にセットすると IRQ1 割り込み要求がイネーブルになります。
0	IEN0	0	R/W	IRQ0 割り込み要求イネーブル
				このビットを 1 にセットすると IRQ0 割り込み要求がイネーブルになります。

4.3.4 割り込み許可レジスタ 2 (IENR2)

IENR2 は、直接遷移、A/D 変換器、タイマ F、非同期イベントカウンタ割り込みをイネーブルにします。

ビット	ビット名	初期値	R/W	説 明
7	IENDT	0	R/W	直接遷移割り込み要求イネーブル
				このビットを 1 にセットすると直接遷移割り込み要求がイネーブルになります。
6	IENAD	0	R/W	A/D 変換器割り込み要求イネーブル
				このビットを1にセットすると A/D 変換器割り込み要求がイネーブルになりま
				す。
5		0	R/W	リザーブビット
				リード / ライト可能なリザーブビットです。
4		1	R/W	リザーブビット
				読み出すと常に1が読み出されます。
3	IENTFH	0	R/W	タイマ FH 割り込みイネーブル
				このビットを 1 にセットするとタイマ FH 割り込み要求がイネーブルになります。
2	IENTFL	0	R/W	タイマ FL 割り込みイネーブル
				このビットを 1 にセットするとタイマ FL 割り込み要求がイネーブルになります。
1		1	R/W	リザーブビット
				読み出すと常に 1 が読み出されます。
0	IENEC	0	R/W	非同期イベントカウンタ割り込みイネーブル
				このビットを 1 にセットすると非同期イベントカウンタ割り込み要求がイネーブルになります。

4.3.5 割り込み要求レジスタ 1 (IRR1)

IRR1 は、IRQ0、IRQ1、IRQ3、IRQ4、IRQAEC 割り込み要求ステータスレジスタです。

ビット	ビット名	初期値	R/W	説 明
7~5		すべて 1	R/W	リザーブビット
				読み出すと常に 1 が読み出されます。
4	IRRI4	0	R/W	IRQ4 割り込み要求フラグ
				[セット条件]
				IRQ4 端子が割り込み入力に設定され、指定されたエッジを検出したとき
				[クリア条件]
				0 をライトしたとき
3	IRRI3	0	R/W	IRQ3 割り込み要求フラグ
				[セット条件]
				IRQ3 端子が割り込み入力に設定され、指定されたエッジを検出したとき
				[クリア条件]
				0 をライトしたとき
2	IRREC2	0	R/W	IRQAEC 割り込み要求フラグ
				[セット条件]
				IRQAEC 端子が割り込み入力に設定され、指定されたエッジを検出したとき
				[クリア条件]
				0 をライトしたとき
1	IRRI1	0	R/W	IRQ1 割り込み要求フラグ
				[セット条件]
				IRQ1 端子が割り込み入力に設定され、指定されたエッジを検出したとき
				[クリア条件]
				0 をライトしたとき
0	IRRI0	0	R/W	IRQ0 割り込み要求フラグ
				[セット条件]
				IRQO 端子が割り込み入力に設定され、指定されたエッジを検出したとき
				[クリア条件]
				0 をライトしたとき

4.3.6 割り込み要求レジスタ 2 (IRR2)

IRR2 は、直接遷移、A/D 変換器、タイマ F、非同期イベントカウンタ割り込み要求ステータスレジスタです。

ビット	ビット名	初期値	R/W	説 明
7	IRRDT	0	R/W	直接遷移割り込み要求フラグ
				[セット条件]
				SYSCR2 の DTON に 1 をセットした状態でスリープ命令を実行し直接遷移し
				たとき
				[クリア条件]
				0 をライトしたとき
6	IRRAD	0	R/W	A/D 変換器割り込み要求フラグ
				[セット条件]
				A/D 変換が終了したとき
				[クリア条件]
				0 をライトしたとき
5		0	R	リザーブビット
				読み出すと常に0が読み出されます。
4		1	R/W	リザーブビット
				読み出すと常に 1 が読み出されます。
3	IRRTFH	0	R/W	タイマ FH 割り込み要求フラグ
				[セット条件]
				タイマ FH がコンペアマッチおよびオーバフローしたとき
				[クリア条件]
				0 をライトしたとき
2	IRRTFL	0	R/W	タイマ FL 割り込み要求フラグ
				[セット条件]
				タイマ FL がコンペアマッチおよびオーバフローしたとき
				[クリア条件]
				0 をライトしたとき
1		1	R/W	リザーブビット
				読み出すと常に 1 が読み出されます。
0	IRREC	0	R/W	非同期イベントカウンタ割り込み要求フラグ
				[セット条件]
				非同期イベントカウンタがオーバフローしたとき
				[クリア条件]
				0 をライトしたとき

4.3.7 ウェイクアップ割り込み要求レジスタ (IWPR)

IWPR は、 $\overline{\text{WKP7}} \sim \overline{\text{WKP0}}$ 端子の割り込み要求ステータスフラグレジスタです。

ビット	ビット名	初期値	R/W	説 明
7	IWPF7	0	R/W	WKP7 割り込み要求フラグ
				[セット条件]
				WKP7 端子が割り込み入力に設定され、指定されたエッジを検出したとき
				[クリア条件]
				0 をライトしたとき
6	IWPF6	0	R/W	WKP6 割り込み要求フラグ
				[セット条件]
				WKP6 端子が割り込み入力に設定され、指定されたエッジを検出したとき
				[クリア条件]
				0 をライトしたとき
5	IWPF5	0	R/W	WKP5 割り込み要求フラグ
				[セット条件]
				WKP5 端子が割り込み入力に設定され、指定されたエッジを検出したとき
				[クリア条件]
				0 をライトしたとき
4	IWPF4	0	R/W	WKP4 割り込み要求フラグ
				[セット条件]
				WKP4 端子が割り込み入力に設定され、指定されたエッジを検出したとき
				[クリア条件]
				0 をライトしたとき
3	IWPF3	0	R/W	WKP3 割り込み要求フラグ
				[セット条件]
				WKP3 端子が割り込み入力に設定され、指定されたエッジを検出したとき
				[クリア条件]
				0 をライトしたとき
2	IWPF2	0	R/W	WKP2 割り込み要求フラグ
				[セット条件]
				WKP2 端子が割り込み入力に設定され、指定されたエッジを検出したとき
				[クリア条件]
				0 をライトしたとき
1	IWPF1	0	R/W	WKP1 割り込み要求フラグ
				[セット条件]
				WKP1 端子が割り込み入力に設定され、指定されたエッジを検出したとき
				[クリア条件]
				0 をライトしたとき



ビット	ビット名	初期値	R/W	説 明
0	IWPF0	0	R/W	WKP0 割り込み要求フラグ
				[セット条件]
				WKPO 端子が割り込み入力に設定され、指定されたエッジを検出したとき
				[クリア条件]
				0 をライトしたとき

IPR は、NMI、アドレスブレークを除く割り込みマスクレベル(レベル $2\sim0$)を設定します。各割り込み要因と IPR の対応を表 4.2 に示します。

ビット 7、6、ビット 5、4、ビット 3、2、ビット 1、0 に $H'0 \sim H'3$ の範囲の値を設定することによって、対応する割り込み要求のマスクレベルが決まります。 なお、IPRE のビット $3 \sim 0$ は、リザーブビットです。

ビット	ビット名	初期値	R/W	説 明
7	IPRn7	0	R/W	対応する割り込み要因のマスクレベルを設定します。
6	IPRn6	0	R/W	00:マスクレベル 0 (最低)
				01 : マスクレベル 1
				1* : マスクレベル2(最高)
5	IPRn5	0	R/W	対応する割り込み要因のマスクレベルを設定します。
4	IPRn4	0	R/W	00:マスクレベル 0 (最低)
				01 : マスクレベル 1
				1* : マスクレベル2(最高)
3	IPRn3	0	R/W	対応する割り込み要因のマスクレベルを設定します。
2	IPRn2	0	R/W	00:マスクレベル 0 (最低)
				01 : マスクレベル 1
				1* : マスクレベル2(最高)
1	IPRn1	0	R/W	対応する割り込み要因のマスクレベルを設定します。
0	IPRn0	0	R/W	00:マスクレベル 0 (最低)
				01:マスクレベル 1
				1*:マスクレベル 2 (最高)

【注】 * Don't care

n = A ~ E

4.3.9 インタラプトマスクレジスタ(INTM)

INTM は、8 ビットのリード / ライト可能なレジスタで INTM0、INTM1 ビットの組み合わせで 3 レベルの割り込みマスク制御を行います。

ビット	ビット名	初期値	R/W	説 明
7~2		すべて1		リザーブビット
				読み出すと常に1が読み出されます。
1	INTM1	0	R/W	割り込みのマスクレベルを設定します。
0	INTM0	0	R/W	1*:マスクレベル1以下の割り込みをマスクする。
				01:マスクレベル 0 の割り込みをマスクする。
				00:すべての割り込みを受け付ける。

【注】 * Don't care

4.4 割り込み要因

4.4.1 外部割り込み

外部割り込みには、NMI 割り込み、WKP7 ~ WKP0 割り込み、IRQ4、IRQ3、IRQAEC、IRQ1、IRQ0 割り込みの14 要因があります。

(1) NMI 割り込み

NMI は最優先の割り込みで、CCR の I ビットの状態にかかわらず常に受け付けられます。NMI 端子の立ち上がり / 立ち下がりエッジのいずれかで割り込みを要求するか、IEGR の NMIEG ビットで選択できます。

(2) WKP7~WKP0割り込み

WKP7~WKP0 割り込みは $\overline{\text{WKP7}}$ ~ $\overline{\text{WKP0}}$ 端子の立ち上がり / 立ち下がりエッジ入力により要求されます。 PMR5 により端子機能が $\overline{\text{WKP7}}$ ~ $\overline{\text{WKP0}}$ 端子に選択された状態で立ち上がり / 立ち下がりエッジが入力される と、IWPR の対応するビットが 1 にセットされ、割り込み要求を発生します。

ウェイクアップ割り込み要求の受け付けは、IENR1のIENWPを0にクリアすることにより禁止できます。また、CCRのIビットを1にすることによりすべての割り込みをマスクできます。

WKP7~WKP0 割り込みの割り込み例外処理が受けつけられると、CCR の I ビットが 1 にセットされます。IPR により割り込みマスクレベルを設定できます。

(3) IRQ4、IRQ3、IRQ1、IRQ0割り込み

IRQ4、IRQ3、IRQ1、IRQ0 割り込みは、IRQ4、IRQ3、IRQI、IRQ0 端子の入力信号により要求されます。
IRQ4、IRQ3、IRQ1、IRQ0 割り込みは、立ち上がり/立ち下がりエッジセンスを IEGR の IEG4、IEG3、IEG1、IEG0 により指定できます。

PMRB、PMR9 により端子機能が IRQ4、IRQ3、IRQ1、IRQ0 端子に選択された状態で指定されたエッジが入力されると、IRR1 の対応するビットが 1 にセットされ、割り込み要求を発生します。



割り込み要求の受け付けは、IENRI の IEN4、IEN3、IENI、IEN0 を 0 にクリアすることにより、禁止できます。 また、CCR の I ビットを 1 にセットすることによりすべての割り込みをマスクできます。

IPR により割り込みマスクレベルを設定できます。

(4) IRQAEC 割り込み

IRQAEC 割り込みは、IRQAEC 端子の入力信号および IECPWM(AEC 用の PWM の出力)により入力されます。 IRQAEC 端子入力を外部割り込みとして使用する場合には、AEGSR の ECPWME を 0 に設定してください。

IRQAEC 割り込みは、立ち上がり / 立ち下がり / 両エッジセンスを AEGSR の AIEGS1 と AIEGS0 により指定できます。

IENRIのIENEC2が1で指定されたエッジが入力されると、IRRIの対応するビットが1にセットされ、割り込み要求を発生します。

IRQAEC 割り込みの割り込み例外処理が受け付けられると CCR の I ビットが 1 にセットされます。
IPR により割り込みマスクレベルを設定できます。

4.4.2 内部割り込み

内蔵周辺モジュールからの内部割り込み要因には以下の特長があります。

- 各内蔵周辺モジュールには、割り込み要求のステータスを表示するフラグとこれらの割り込みイネーブルビットがあり、独立に制御することができます。イネーブルビットが1のとき、割り込み要求が割り込みコントローラに送られます。
- IPRによって、割り込み要因のマスクレベルを設定できます。

4.5 割り込み例外処理ベクタテーブル

表 4.2 に割り込み例外処理要因とベクタアドレスおよび割り込み優先順位の一覧を示します。優先順位はベクタ番号の小さいものほど高くなります。また、モジュール内の優先順位は固定されています。IPR により NMI、アドレスプレーク以外の割り込みマスクレベルを変更することができます。

割り込み要因発生元 ベクタ ベクタ **IPR** 優先順位 番号 アドレス リセット RES、ウォッチドッグタイマ H'0000 高 0 H'0006 NMI 3 アドレスブレーク ブレーク条件成立 H'000A 外部端子 IRQ0 6 H'000C **IPRA7** IPRA6 IRQ1 7 H'000E IPRA5 IPRA4 **IRQAEC** IPRA3 8 H'0010 IPRA2 IRQ3 9 H'0012 IPRA1 IRQ4 10 H'0014 IPRA0 WKP0 IPRB7 H'0016 11 WKP1 12 H'0018 IPRB6 WKP2 H'001A 13 WKP3 14 H'001C WKP4 15 H'001E WKP5 H'0020 16 WKP6 17 H'0022 WKP7 18 H'0024 RTC 0.25 秒オーバフロー 19 H'0026 IPRB5 0.5 秒オーバフロー 20 H'0028 IPRB4 秒周期オーバフロー 21 H'002A 分周期オーバフロー H'002C 22 時周期オーバフロー 23 H'002E 日周期オーバフロー 24 H'0030 週周期オーバフロー 25 H'0032 フリーランオーバフロー H'0034 低

表 4.2 割り込み要因とベクタアドレスおよび割り込み優先順位一覧

割り込み要因発注元	名 称	ベクタ	ベクタ	IPR	優先順位
		番号	アドレス		
WDT	WDT オーバフロー(インターバルタイマ)	27	H'0036	IPRB3	高
				~	I ♠
				IPRB2	.
AEC	AEC オーバフロー	28	H'0038	IPRB1	
				~ IPRB0	
TPU_1	TG1A(TG1A インプットキャプチャ/	29	H'003A	IPRC7	-
11-0_1	コンペアマッチ)	29	11003A	~	
	TG1B (TG1B インプットキャプチャ /	30	H'003C	IPRC6	
	コンペアマッチ)	30	110030		
	TCl1V (オーバフロー1)	31	H'003E		
TPU_2	TG2A(TG2A インプットキャプチャ/	32	H'0040	IPRC5	-
_	コンペアマッチ)			~	
	TG2B(TG2B インプットキャプチャ/	33	H'0042	PRC4	
	コンペアマッチ)				
	TCI2V (オーバフロー2)	34	H'0044		
タイマF	タイマ FL コンペアマッチ	35	H'0046	IPRC3	
	タイマ FL オーバフロー			~	
	タイマ FH コンペアマッチ	36	H'0048	IPRC2	
	タイマ FH オーバフロー				
SCI4*	受信データフル / 送信データエンプティ	37	H'004A	IPRC1	
	送信終了/受信エラー			~	
				IPRC0	
SCI3_1	送信完了 / 送信データエンプティ	38	H'004C	IPRD7	
	受信データフル / オーバランエラー			~	
	フレーミングエラー / パリティエラー			IPRD6	
SCI3_2	送信完了 / 送信データエンプティ	39	H'004E	IPRD5	
	受信データフル / オーバランエラー			~	
	フレーミングエラー / パリティエラー			IPRD4	
IIC	送信データエンプティ / 送信終了	40	H'0050	IPRD3	
	受信データフル / オーバランエラー			~	
	NACK 検出			IPRD2	
	アービトレーション / オーバランエラー				
10 ビット A/D	A/D 变換終了	42	H'0054	IPRE7	
				~	
				IPRE6	
(SLEEP 命令の実行)	直接遷移	43	H'0056	IPRE5	
				~ IPRE4	仁
			<u> </u>	IFME4	低

【注】 * F-ZTAT 版のみ

4.6 割り込み動作

NMI およびアドレスブレークはリセット状態を除き、常に受け付けられます。IRQ 割り込み、WKP 割り込みおよび内蔵周辺モジュール割り込みは、それぞれの割り込みに対応したイネーブルビットがあります。イネーブルビットを 0 にクリアすると、その割り込みは禁止されます。イネーブルビットを 1 にセットした割り込み要因が、割り込みコントローラで制御されます。

表 4.3 に割り込み制御状態、図 4.2 に割り込み受け付けまでのフローを示します。

CCR の I ビットと INTM レジスタの INTM1、INTM0 の組み合わせにより、4 レベルの割り込みマスク制御を行います。

CCR	INTM		状 態
1	INTM1	INTM0	
1	*	*	NMI、アドレスブレーク以外のすべての割り込みをマスクする
0	1	*	マスクレベル 1 以下の割り込みをマスクする
	0	1	マスクレベル 0 の割り込みをマスクする
	0	0	すべての割り込みを受け付ける

表 4.3 割り込み制御状態

【注】 * Don't care

- 1. 割り込みイネーブルビットが1にセットされている割り込み要因が発生したとき、割り込みコントローラに対して割り込み要求が送られます。
- 2. INTMレジスタのINTM1、INTM0ビットおよびCCRのIビットを参照し、以下の制御を行います。
 - ●Iビットが1にセットされている場合、割り込み要求は保留となります。
 - ●Iビットが0にクリア、INTMIが1にセットされている場合、マスクレベル1以下の割り込みは保留となります。
 - Iビットが0にクリア、INTM1ビットが0にクリア、INTM0ビットが1にセットされている場合、マスクレベル0の割り込みは保留となります。
 - ●I、INTM1、INTM0ビットがいずれも0にクリアされている場合、すべての割り込みが受け付けられます。
- 3. INTMレジスタのINTM1、INTM0ビットおよびCCRのIビットにより保留されない割り込みが競合した場合は、IPRの設定に関係なく表4.2に従って優先順位の高い割り込み要求が選択されます。
- 4. CPUは、割り込み要求が受け付けられると、そのとき実行中の命令処理が終了したあと、割り込み例外処理 を開始します。
- 5. 割り込み処理によって、PCとCCRがスタック領域に退避されます。
- 6. CCRのIビットが1にセットされます。これによりNMIおよびアドレスブレークを除く割り込みはマスクされます。
- 7. CPUは受け付けた割り込み要求に対するベクタアドレスを生成し、ベクタテーブルから割り込みルーチン開始アドレスを読み取って割り込み処理を開始します。






図 4.2 割り込み受け付けまでのフロー

4.6.1 割り込み例外処理シーケンス

プログラム領域とスタック領域を外部メモリ 16 ビット 2 ステートアクセス空間にとった場合の割り込みシーケンスを図 4.3 に示します。




図 4.3 割り込み例外処理シーケンス

4.6.2 割り込み応答時間

割り込み要求発生後、割り込み処理ルーチンの先頭命令を実行するまでの、割り込み応答時間を表 4.4 に示します。

表 4.4 割り込み応答時間

No.	項目	ステート数
1	割り込みマスクレベル判定	1 or 2*1
2	実行中の命令が終了するまでの最大待ちステート数	1 ~ 23
3	PC、CCR のスタック	4
4	ベクタフェッチ	4
5	命令フェッチ* ²	4
6	内部処理*3	4
	合計	19 ~ 41

- 【注】 *1 内部割り込みの場合1ステート、外部割り込みの場合2ステートとなります。
 - *2 割り込み受け付け後のプリフェッチおよび割り込み処理ルーチンのプリフェッチ
 - *3 割り込み受け付け後の内部処理およびベクタフェッチ後の内部処理

4.7 使用上の注意事項

4.7.1 割り込みの発生とディスエーブルとの競合

割り込みイネーブルビットを 0 にクリアして割り込みを禁止する場合、割り込みの禁止はその命令実行終了後有効になります。

すなわち、BCLR 命令、MOV 命令などで割り込みイネーブルビットを 0 にクリアする場合、命令実行中にその割り込みが発生すると、命令実行終了時点では当該割り込み許可状態にあるため、命令実行終了後にその割り込み例外処理を実行します。ただし、その割り込みより優先順位の高い割り込み要求がある場合には優先順位の高い割り込み例外処理を実行し、その割り込みは無視されます。割り込み要因フラグを 0 にクリアする場合も同様です。

16 ビットタイマパルスユニット(TPU)の TIER の TGIEA ビットを 0 にクリアする場合の例を図 4.4 に示します。




図 4.4 割り込みの発生とディスエーブルの競合

なお、割り込みをマスクした状態でイネーブルビットまたは割り込み要因フラグを 0 にクリアすれば、上記の 競合は発生しません。

4.7.2 割り込みの受け付けを禁止している命令

割り込みを禁止している命令には、LDC、ANDC、ORC、XORC 命令があります。

割り込み要求が発生すると、割り込みコントローラがマスクレベルを判定した後、CPU に対して割り込みを要求します。そのとき、CPU が割り込みを禁止している命令を実行している場合は、その命令の実行を終了した後、必ず次の命令を実行します。

4.7.3 EEPMOV 命令実行中の割り込み

EEPMOV 命令は、EEPMOV.B 命令と EEPMOV.W 命令では、割り込み動作が異なります。

EEPMOV B 命令は、転送中に NMI を含めた割り込み要求があっても転送終了まで割り込みを受け付けません。 EEPMOV.W 命令のときは、転送中に NMI 以外の割り込み要求があっても転送終了まで割り込みを受け付けません。 NMI 割り込み要求の場合は、転送サイクルの切れ目で NMI 例外処理が開始されます。このときスタックされる PC の値は次命令のアドレスとなります。

このため、EEPMOV.W 命令実行中に NMI 割り込みが発生する場合には、以下のプログラムとしてください。

L1: EEPMOV.W

MOV.W R4, R4

BNE L1

4.7.4 IENR のクリアについて

割り込み許可レジスタをクリアすることにより割り込み要求をディスエーブルにする場合、または割り込み要求レジスタをクリアする場合は、割り込み要求をマスクした状態(I=1)で行ってください。I=0の状態で上記の操作を行うと、命令の実行と当該割り込み要求の発生が競合した場合には、当該操作命令の実行終了時に発生した割り込み要求に対応する例外処理を実行します。

5. クロック発振器

クロック発生回路は、システムクロック発振器、システムクロック分周器、内蔵発振器(マスク ROM 版のみ搭載)からなるシステムクロック発生回路と、サブクロック発振器、サブクロック分周器からなるサブクロック発生回路で構成されています。図 5.1(1)にフラッシュメモリ版のクロック発生回路のブロック図を図 5.1(2)にマスク ROM 版のクロック発生回路のブロック図を示します。




図 5.1(1) クロック発生回路のブロック図(フラッシュメモリ版)




図 5.1(2) クロック発生回路のブロック図(マスク ROM 版)

システムクロック およびサブクロック sub は、CPU および周辺機能を動作させるための基準クロックです。システムクロックはプリスケーラSによって /8192~ /2 に分周され、それぞれ各周辺モジュールに供給されます。

またマスク ROM 版には内蔵発振器があり IRQAEC 端子の入力レベルで基準クロックを内蔵発振器の出力またはシステムクロック発振器の出力から選択することが可能です。

5.1 レジスタの説明

- サブ32kコントロールレジスタ(SUB32CR)
- 発振器コントロールレジスタ (OSCCR)

5.1.1 サブ 32k コントロールレジスタ (SUB32CR)

SUB32CR はサブクロック動作 / 停止の制御を行います。

ビット	ビット名	初期値	R/W	説 明
7	32KSTOP	0	R/W	サブ発振器動作制御
				0:サブクロック発振器が動作します
				1:サブクロック発振器を停止させます
6	-	0	R/W	リザーブビット
				リード / ライト可能なリザーブビットです。
5~0	-	すべて 0	-	リザーブビット
				リザーブビットです。ライトは無効です。

5.1.2 発振器コントロールレジスタ (OSCCR)

OSCCR はシステムクロック発振器と内蔵発振器の選択状態を示すフラグ、リセット期間中の IRQAEC 端子入力レベルを示し、サブ発振器の動作 / 停止の制御を行います。

ビット	ビット名	初期値	R/W	説 明
7~3	-	すべて0	R/W	リザーブビット
				リード / ライト可能なリザーブビットです。
2	IRQAECF	-	R	IRQAEC フラグ
				リセット期間中に設定した IRQAEC 端子の入力レベルを示します。
				0:リセット期間中に IRQAEC 端子を GND に設定
				1:リセット期間中に IRQAEC 端子を Vcc に設定
1	OSCF	-	R	OSC フラグ
				システムクロック発生回路が動作している発振器を示します。
				0:システムクロック発振器で動作(内蔵発振器は停止)
				1:内蔵発振器で動作(システムクロック発振器は停止)
0	-	0	R/W	リザーブビット
				リード / ライト可能ですが、誤動作の原因となりますので 1 をライトしないで
				ください。

5.2 システムクロック発振器

システムクロックを供給する方法には水晶発振子またはセラミック発振子を接続する方法と、外部クロックを入力する方法があります。

5.2.1 水晶発振子を接続する方法

水晶発振子の接続例を図 5.2 に示します。水晶発振子は AT カット並列共振形を使用してください。詳細は「第24章 電気的特性」を参照してください。




図 5.2 水晶発振子の接続例

5.2.2 セラミック発振子を接続する方法

セラミック発振子の接続例を図5.3に示します。




図 5.3 セラミック発振子の接続例

5.2.3 外部クロックを入力する方法

外部クロックを OSC1 端子に入力し、OSC2 端子をオープン状態にします。接続例を図 5.4 に示します。外部クロックのデューティは 45% ~ 55% としてください。




図 5.4 外部クロックを入力する場合の接続例

5.2.4 内蔵発振器を選択する方法(マスク ROM 版のみ)

リセット期間中*の IRQAEC 端子の入力レベルにより、選択を行います。システムクロック発振器、内蔵発振器の選択方法を表 5.1 に示します。リセット期間中の IRQAEC 端子の入力レベルは、選択する発振器に応じて必ず Vcc もしくは GND に固定してください。リセットが解除された時点で確定されます。

内蔵発振器を選択した場合、OSC1 端子、OSC2 端子に発振子を接続する必要がなくなります。この場合、OSC1 端子を Vcc もしくは GND に固定してください。

【注】 * リセット期間中とは外部リセットとパワーオンリセットを指します。ウォッチドッグタイマによるリセットは除きます。

IRQAEC 端子入力レベル (リセット期間中)	0	1
システムクロック発振器	有効	無効
内蔵発振器	無効	有効

表 5.1 システムクロック発振器と内蔵発振器の選択方法

5.3 サブクロック発振器

5.3.1 32.768kHz/38.4kHz 水晶発振子を接続する方法

サブクロック発振器へクロックを供給するには、図 5.5 に示すように 32.768kHz または 38.4kHz の水晶発振子を接続します。接続する場合の注意については「5.5.2 ボード設計上の注意事項」と同様です。



図 5.5 32.768kHz/38.4kHz 水晶発振子の接続例

図 5.6 に水晶発振子の等価回路を示します。




図 5.6 32.768kHz/38.4kHz 水晶発振子の等価回路

【サブ発振回路使用上の注意】

本製品はサブクロック動作モード時の消費電流を低減するために、発振回路の駆動能力を制限しております。その影響で組み合わせる発振子によっては発振余裕度が不足する場合があります。

ご使用になる発振子は図 5.6 の等価直列抵抗 R_s相当品をお使いください。

5.3.2 サブクロックを必要としない場合の端子処理

サブクロックを必要としない場合には、図 5.7 に示すように X_1 端子を GND に接続し、 X_2 端子をオープンとしてください。




図 5.7 サブクロックを必要としない場合の端子処理

5.3.3 外部クロックを入力する方法

外部クロックを X_1 端子に接続し、 X_2 端子をオープン状態にします。 この場合の接続例を図 5.8 に示します。




図 5.8 外部クロックを入力する場合の接続例

周波数	サブクロック(φw)
duty	45% ~ 55%

5.4 プリスケーラ

本 LSI は、プリスケーラ S を内蔵しています。プリスケーラ S は、システムクロック () を入力クロックと する 13 ビットのカウンタで、分周した出力を内蔵周辺モジュールの内部クロックとして使用します。

5.4.1 プリスケーラ S

プリスケーラ S は、システムクロック () を入力クロックとする 13 ビットのカウンタで、分周した出力を内蔵周辺モジュールの内部クロックとして使用します。リセット時、プリスケーラ S は H'0000 に初期化され、リセット解除後、カウントアップを開始します。スタンバイモード、ウォッチモード、サブアクティブモード、およびサブスリープモードでは、システムクロック発振器が停止するためプリスケーラ S の動作も停止します。このとき、プリスケーラ S では H'0000 に初期化されます。CPU からはアクセスできません。

プリスケーラ S の出力は、各種内蔵周辺機能で共用しております。なお、アクティブ(中速)モードおよびスリープ(中速)モードではプリスケーラ S のクロック入力は SYSCR2 の MA1、MA0 で設定した分周比のシステムクロックとなります。

5.5 使用上の注意事項

5.5.1 発振子に関する注意事項

発振子に関する諸特性は、ユーザのボード設計に密接に関係しますので本章で案内する発振子の接続例を参考に、マスク ROM 版、フラッシュメモリ版にユーザ側での十分な評価を実施してご使用願います。発振子の回路定格は発振子、実装回路の浮遊容量などにより異なるため、発振子メーカと十分ご相談の上決定してください。発振端子に印加される電圧が最大定格を超えないような設計を行ってください。

図 5.9 に水晶、セラミック発振子の配置例を示します。




図 5.9 水晶、セラミック発振子の配置例

図 5.10(1)は発振子メーカが推奨している負性抵抗の測定回路例です。本回路による負性抵抗が発振子メーカの推奨するレベルに達していないと、メイン発振器が発振開始しにくい場合がありますので、ご注意ください。

発振子メーカの推奨する負性抵抗値以下で、発振しない現象が確認された場合には、図 5.10(2)~(4)に示す変更を行ってください。なお、採用する変更案、コンデンサ容量値は負性抵抗および周波数偏差などの評価結果により決定してください。




図 5.10 負性抵抗測定と回路変更案

5.5.2 ボード設計上の注意事項

水晶発振子(セラミック発振子)を使用する場合は、発振子および負荷容量をできるだけ OSC1、OSC2 端子の近くに配置してください。また、発振回路の近くには他の信号線を通過させないでください(図 5.11)。誘導により正しい発振ができなくなる場合があります。




図 5.11 発振回路のボード設計に関する注意事項

【注】 水晶発振子またはセラミック発振子を接続する場合、回路定数は発振子、実装回路の浮遊容量などにより異なるため、 水晶発振子メーカ、セラミック発振子メーカと十分ご相談の上決定してください。

5.5.3 発振安定待機時間の定義

図 5.12 にシステムクロック発振器に発振子を接続しているときに、スタンバイモード、ウォッチモード、サブアクティブモードからアクティブ(高速、中速)モードに遷移する場合の発振波形(OSC2)、システムクロック() および、マイクロコンピュータの動作モードを示します。

図 5.12 に示すように、システムクロック発振器が停止しているモードから、アクティブ(高速、中速)モード に遷移する場合、下記 2 項目(発振開始時間、待機時間)の合計時間が必要となります。

(1) 発振開始時間

割り込みが発生し、システムクロック発振器の発振波形が変化を開始した時点から、システムクロックを発生し始めるまでの時間。

(2) 待機時間

発振波形の周波数およびシステムクロックが発生してから、発振振幅が大きくなり発振周波数が安定して CPU および周辺機能が動作し始めるまでに必要とする時間。




図 5.12 発振安定待機時間

必要とされる発振安定待機時間は、AC 特性で定めるパワーON 時の「発振安定時間 $t_{\rm RC}$ 」と同一であり、SYSCRI の STS2 \sim 0 が $t_{\rm RC}$ 以上となるよう設定してください。

したがって、システムクロック発振器に発振子を接続しているときに、スタンバイモード、ウォッチモード、サブアクティブモードからアクティブ (高速、中速)モードに遷移する場合には、実装回路において十分な評価を行ってください。待機時間は、OSC1 および OSC2 の振幅が十分に成長できる時間を確保してください。また、発振開始時間は実装回路の定数、浮遊容量などにより異なるため、発振子メーカとご相談の上、発振安定待機時間を決定してください。

5.5.4 サブクロック停止状態に関する注意事項

サブクロックを停止する場合は、システムクロックにて動作するモード以外に状態遷移させないでください。 誤動作の原因となります。

5.5.5 発振子をご使用の場合の注意事項

マイクロコンピュータが動作すると、システムクロックに同期して内部の電源電位が多少変動します。また、発振子個別の特性によっては、発振安定時間直後に発振波形の振幅が十分に成長していない場合があり、発振波形が電源電位変動の影響を受け易い状態にあります。この状態では発振波形が乱れる場合があり、システムクロックが不安定になってマイクロコンピュータの誤作動につながります。

誤作動を起こす場合には、スタンバイタイマセレクト $2\sim0$ (STS $2\sim$ STS0) (システムコントロールレジスタ 1 (SYSCR1) のビット $6\sim4$) の設定を変更し、待機時間をさらに長い時間の設定にしてお使いください。

例えば、待機時間 = 1024 ステートの設定で誤作動する場合、待機時間 = 2048 ステート以上の設定で誤作動をご確認ください。

また、リセット時に状態遷移時と同様の誤作動が起こる場合、RES 端子を Low レベルに保持する時間を長くしてください。

5.5.6 パワーオンリセット回路使用時の注意事項

本 LSI 内蔵のパワーオンリセット回路は、RES 端子に外付けするコンデンサの容量によりリセット解除時間を調整できます。外付けのコンデンサ容量を調整し、リセット解除前に発振が安定するまでの時間を確保してください。詳細は「第 21 章 パワーオンリセット回路」を参照してください。

6. 低消費電力モード

リセット解除後の動作モードには、通常のアクティブ(高速)モードの他に消費電力を著しく低下させる 7 種類の低消費電力モードがあります。このほか、内蔵モジュールの機能を選択的に停止させて消費電力を低減させるモジュールスタンバイ機能があります。

- アクティブ(中速)モード
 - CPUおよび内蔵周辺モジュールがシステムクロックで動作します。 システムクロックの周波数は osc/8、 osc/16、 osc/32、 osc/64の中から選択できます。
- サブアクティブモード
 - CPUおよび内蔵周辺モジュールがサブクロックで動作します。サブクロックの周波数は w/2、 w/4、 w/8の中から選択できます。
- スリープ(高速)モード
 - CPUが動作を停止し、内蔵周辺モジュールがシステムクロックで動作します。
- スリープ(中速)モード
 - CPUが動作を停止し、内蔵周辺モジュールがシステムクロックで動作します。システムクロックの周波数は osc/8、 osc/16、 osc/32、 osc/64の中から選択できます。
- サブスリープモード
 - CPUが動作を停止し、内蔵周辺モジュールがサブクロックで動作します。サブクロックの周波数は w/2、w/4、 w/8の中から選択できます。
- ウォッチモード
 - CPUが動作を停止し、内蔵周辺モジュールがサブクロックで動作します。
- スタンバイモード
 - CPUおよびすべての内蔵周辺モジュールが動作を停止します。
- モジュールスタンバイ機能
 - 上記動作モードとは独立に、使用しない内蔵周辺モジュールの動作をモジュール単位で停止させることにより消費電力を低減させることができます。
- 【注】 本章ではアクティブ(高速)モードとアクティブ(中速)モードを総称してアクティブモードと記載しています。



6.1 レジスタの説明

低消費電力モードに関連するレジスタには以下のレジスタがあります。

- システムコントロールレジスタ1 (SYSCR1)
- システムコントロールレジスタ2(SYSCR2)
- クロック停止レジスタ1、2(CKSTPR1、CKSTPR2)

6.1.1 システムコントロールレジスタ 1 (SYSCR1)

SYSCR1 は SYSCR2 とともに低消費電力モードの制御を行います。

ビット	ビット名	初期値	R/W	説 明
7	SSBY	0	R/W	ソフトウェアスタンバイ
				SLEEP 命令実行後の遷移先を選択します。
				0:スリープモードあるいはサブスリープモードに遷移
				1:スタンバイモードあるいはウォッチモードに遷移
				詳細は表 6.2 を参照してください。
6	STS2	0	R/W	スタンバイタイマセレクト2~0
5	STS1	0	R/W	スタンバイモード、サブアクティブモード、サブスリープモードおよびウォッ
4	STS0	0	R/W	チモードからアクティブモード、スリープモードに遷移する際、システムクロ
				ック発振器が発振を開始してからクロックを供給するまでの待機ステート数を
				設定します。動作周波数に応じて待機時間が発振安定時間以上となるように設
				定してください。設定値と待機ステート数の関係は表 6.1 のとおりです。
				外部クロックを使用する場合は最小値 (STS2 = 1、STS1 = 0、STS0 = 1)を推
				奨します。内蔵発振器を使用する場合は(STS2=0、STS1=1、STS0=0)を 推奨します。推奨値以外の設定では待機時間終了前に動作を開始することがあ
				ります。
3	LSON	0	R/W	ウォッチモードを解除したときに CPU の動作クロックをシステムクロック
				()にするか、サブクロック (_{sub})にするか選択します。
				0 : CPU の動作クロックはシステムクロック()
				1:CPU の動作クロックはサブクロック(_{sus})
2	TMA3	0	R/W	このビットは SYSCR1 の SSBY、LSON、SYSCR2 の DTON、MSON との組
				み合わせにより、SLEEP 命令実行後の遷移先を選択します。詳細は、表 6.2 を
				参照してください。
1	MA1	1	R/W	アクティブモードクロックセレクト 1、0
0	MA0	1	R/W	アクティブ (中速)モードおよびスリープ (中速)モードの動作クロックを選
				択します。MA1、MA0 ビットの書き込みはアクティブ(高速)モードまたはサ
				ブアクティブモードで行ってください。
				00: _{osc} /8
				01: _{osc} /16
				10: _{osc} /32
				11 : osc/64

ビット			待機ステート数	動作周波数と待機時間		
STS2	STS1	STS0		2MHz	4.194MHz	10MHz
0	0	0	8,192 ステート	4.1	1.953	0.819
0	0	1	16,384 ステート	8.2	3.907	1.638
0	1	0	1,024 ステート	0.512	0.244	0.1024
0	1	1	2,048 ステート	1.024	0.488	0.2048
1	0	0	4,096 ステート	2.048	0.977	0.4096
1	0	1	2 ステート	0.001	0.0005	0.0002
			(外部クロック入力)			
1	1	0	8 ステート	0.004	0.0019	0.0008
1	1	1	16 ステート	0.008	0.0038	0.0016

表 6.1 動作周波数と待機時間

【注】 時間の単位は ms です。

外部クロックを入力する場合、STS2~STS0 はモード遷移を実行する前に、外部クロック入力モードに設定してください。また、外部クロックを使用しない場合、外部クロック入力モードに設定しないでください。

6.1.2 システムコントロールレジスタ 2 (SYSCR2)

SYSCR2 は SYSCR1 とともに低消費電力モードの制御を行います。

ビット	ビット名	初期値	R/W	説 明
7~5	-	すべて1	-	リザーブビット
				リードすると常に 1 が読み出されます。ライトは無効です。
4	NESEL	1	R/W	ノイズ除去サンプリング周波数選択
				サブクロック発振器はウォッチクロック(w)を生成し、システムクロック 発振器は OSC クロック(osc)を生成します。本ビットは、wをサンプリ ングするときのosc クロックのサンプリング周波数を選択します。osc = 2 ~10MHz のときは、0を設定してください。内蔵発振器使用時には1を設定し てください。 0: osc の 16 分周クロックでサンプリング
3	DTON	0	R/W	ダイレクトトランスファオンフラグ
				このビットは SYSCR1 の SSBY、TMA3、LSON、SYSCR2 の MSON とともに SLEEP 命令実行後の遷移先を選択します。詳細は表 6.2 を参照してください。
2	MSON	0	R/W	ミドルスピードオンフラグ
				スタンバイモード、ウォッチモード、スリープモード解除後、アクティブ(高速)モードで動作させるか、アクティブ(中速)モードで動作させるか選択します。 0:アクティブ(高速)モード 1:アクティブ(中速)モード

ビット	ビット名	初期値	R/W	説 明
1	SA1	0	R/W	サブアクティブモードクロックセレクト 1、0
0	SA0	0	R/W	サプアクティブモードおよびサブスリープモードの動作クロック周波数を選択
				します。SA1、SA0 はサブアクティブモードでライトしても値は更新されませ
				h.
				00 : w/8
				01: w/4
				1x: w/2

【注】x: Don't care

6.1.3 クロック停止レジスタ 1、2 (CKSTPR1、CKSTPR2)

CKSTPR1、CKSTPR2 は内蔵周辺モジュールをモジュール単位でスタンバイ状態にします。

• CKSTPR1

ビット	ビット名	初期値	R/W	説明	
7	S4CKSTP*1*4	1	R/W*1	SCI4 モジュールスタンバイ	
				このビットが 0 のとき SCI4 はスタンバイ状態になります。	
6	S31CKSTP	1	R/W	SCI3 モジュールスタンバイ* ²	
				このビットが 0 のとき SCl31 はスタンバイ状態になります。	
5	S32CKSTP	1	R/W	SCI3 モジュールスタンバイ* ²	
				このビットが 0 のとき SCl32 はスタンバイ状態になります。	
4	ADCKSTP	1	R/W	A/D 変換器モジュールスタンバイ	
				このビットが 0 のとき A/D 変換器はスタンバイ状態になります。	
3		1	R/W	リザーブビット	
				リード / ライト可能なリザーブビットです。	
2	TFCKSTP	1	R/W	タイマFモジュールスタンバイ	
				このビットが 0 のときタイマ F はスタンバイ状態になります。	
1	FROMCKSTP*1*4	1	R/W*1	フラッシュメモリモジュールスタンバイ	
				このビットが 0 のときフラッシュメモリはスタンバイ状態になります。	
0	RTCCKSTP	1	R/W	RTC モジュールスタンバイ	
				このビットが 0 のとき RTC はスタンバイ状態になります。	

• CKSTPR2


ビット	ビット名	初期値	R/W	説 明
7	ADBCKSTP	1	R/W	アドレスブレークモジュールスタンバイ
				このビットが 0 のときアドレスブレークはスタンバイ状態になります。
6	TPUCKSTP	1	R/W	TPU モジュールスタンバイ
				このビットが 0 のとき TPU はスタンバイ状態になります。
5	IICCKSTP	1	R/W	IIC2 モジュールスタンパイ
				このビットが 0 のとき IIC2 はスタンバイ状態になります。
4	PW2CKSTP	1	R/W	PWM2 モジュールスタンパイ
				このビットが 0 のとき PWM2 はスタンバイ状態になります。
3	AECCKSTP	1	R/W	非同期イベントカウンタモジュールスタンバイ
				このビットが0のとき非同期イベントカウンタはスタンバイ状態になります。
2	WDCKSTP	1	R/W*3	ウォッチドッグタイマモジュールスタンバイ
				このビットが0のときウォッチドッグタイマはスタンバイ状態になります。
1	PW1CKSTP	1	R/W	PWM1 モジュールスタンバイ
				このビットが 0 のとき PWM1 はスタンバイ状態になります。
0	LDCKSTP	1	R/W	LCD モジュールスタンバイ
				このビットが 0 のとき LCD コントローラ / ドライバはスタンバイ状態になり
				ます。

- 【注】 *1 マスク ROM 版では R/W 不可のリザーブビットとなります。
 - *2 SCI モジュールスタンバイに設定した場合、SCI3 の全レジスタはリセット状態となります。
 - *3 WDCKSTP は TCSRW の WDON が 0 のとき有効になります。WDON が 1 (ウォッチドッグタイマ動作中) のとき WDCKSTP を 0 に設定すると WDCKSTP は 0 に設定されますが、ウォッチドッグタイマはモジュールスタンバイモードには入らずウォッチドッグ機能を継続します。 ウォッチドッグ機能が終了し、ソフトウェアで WDON を 0 に設定すると同時に WDCDSTP が有効になり、ウォッチドッグタイマはモジュールスタンバイモードになります
 - *4 オンチップデバッギングエミュレータ使用時は必ず1にセットしてください。

6.2 モード間遷移と LSI の状態

図 6.1 に可能なモード間遷移を示します。プログラム実行状態からプログラム停止状態へは SLEEP 命令の実行によって遷移します。プログラム停止状態からプログラム実行状態へは割り込みによって復帰します。プログラム実行状態であるアクティブモードとサブアクティブモードの間ではプログラムの実行を停止することなく直接遷移することもできます。RES 入力によりすべてのモードからリセット状態に遷移します。表 6.2 に SLEEP 命令実行時の各モードへの遷移条件と割り込みによる復帰先を、表 6.3 に各動作モードでの LSI の内部状態を示します。





モードに遷移に関する条件(1) モードに遷移に関する条件(2)

	LSON	MSON	SSBY	TMA3	DTON	
<u>a</u>	0	0	0	*	0	_
6	0	1	0	*	0	
©	1	*	0	1	0	
0	0	*	1	0	0	
(e)	*	*	1	1	0	
(f)	0	0	0	*	1	
9 (b)	0	1	0	*	1	
	0	1	1	1	1	
0	1	*	1	1	1	
0	0	0	1	1	1	

	割り込み要因									
1	RTC割り込み、タイマF、IRQ0割り込み、									
	AEC、WKP7~WKP0 割り込み									
0	RTC、タイマF、TPU、SCI3 割り込み、IRQ4、									
	IRQ3、IRQ1 、 IRQ0 、IRQAEC割り込み、									
	WKP7~WKP0 割り込み、									
	非同期イベントカウンタ									
3	すべての割り込み									
4	IRQ1、IRQ0、WKP7~WKP0割り込み、AEC									

Don't care

【注】 割り込みによって各モード間の遷移を行う場合は、割り込み要因発生のみで遷移することはできません。 必ず割り込み要求を許可してください。

図 6.1 モード遷移図

表 6.2 SLEEP 命令実行後の状態と割り込みによる復帰先

遷移前の状態	LSON	MSON	SSBY	TMA3	DTON	SLEEP 命令実行後の状態	割り込みによる復帰先	記号
アクティブ	0	0	0	х	0	スリープ (高速) モード	アクティブ (高速)モード	а
(高速)モード	0	1	0	х	0	スリープ (中速)モード	アクティブ(中速)モード	b
	0	0	1	0	0	スタンバイモード	アクティブ (高速)モード	d
	0	1	1	0	0	スタンバイモード	アクティブ(中速)モード	d
	0	0	1	1	0	ウォッチモード	アクティブ (高速)モード	е
	0	1	1	1	0	ウォッチモード	アクティブ (中速)モード	е
	1	х	1	1	0	ウォッチモード	サブアクティブモード	е
	0	0	0	х	1	アクティブ (高速)モード (直接遷移)	_	_
	0	1	0	х	1	アクティブ(中速)モード(直接遷移)	_	g
	1	х	1	1	1	サプアクティブモード(直接遷移)	_	i
アクティブ	0	0	0	х	0	スリープ (高速) モード	アクティブ (高速)モード	а
(中速)モード	0	1	0	х	0	スリープ(中速)モード	アクティブ (中速)モード	b
	0	0	1	0	0	スタンバイモード	アクティブ (高速)モード	d
	0	1	1	0	0	スタンバイモード	アクティブ(中速)モード	d
	0	0	1	1	0	ウォッチモード	アクティブ (高速)モード	е
	0	1	1	1	0	ウォッチモード	アクティブ (中速)モード	е
	1	1	1	1	0	ウォッチモード	サブアクティブモード	е
	0	0	0	х	1	アクティブ (高速)モード (直接遷移)	_	f
	0	1	0	х	1	アクティブ(中速)モード(直接遷移)	_	_
	1	х	1	1	1	サプアクティブモード(直接遷移)	_	i
サブアクティブ	1	х	0	1	0	サブスリープモード	サブアクティブモード	С
モード	0	0	1	1	0	ウォッチモード	アクティブ (高速)モード	е
	0	1	1	1	0	ウォッチモード	アクティブ (中速)モード	е
	1	х	1	1	0	ウォッチモード	サブアクティブモード	е
	0	0	1	1	1	アクティブ (高速)モード (直接遷移)	_	j
	0	1	1	1	1	アクティブ(中速)モード(直接遷移)	_	h
	1	х	1	1	1	サブアクティブモード(直接遷移)		_

【注】 x = Don't care

ティブ スリ・		ープ	ウォッチ	サブアクティフ
中速	高速	中速		
動作	動作	動作	停止	停止

表 6.3 各動作モードでの LSI の状態

サブスリープ アクテ 機能 スタンバイ 高速 システムクロック発振器 動作 停止 サブクロック発振器 動作 動作 動作 動作 動作 動作 動作 動作 CPU 動作 動作 停止 停止 停止 動作 動作 動作 保持 保持 保持 動作 保持 保持 レジスタ 動作 動作 保持 保持 保持 動作 保持 保持 I/O 動作 動作 保持 保持 保持 動作 保持 保持*1 外部 IRQ0 動作 動作 動作 動作 動作 動作 動作 動作 割り込み 保持*5 IRQ1 動作 動作 動作 動作 動作 動作 動作 保持*5 保持*5 IRQ3 動作 動作 動作 動作 動作 動作 IRQ4 動作 動作 動作 動作 保持*5 動作 動作 保持*5 保持*5 **IRQAEC** 動作 動作 動作 動作 保持*5 動作 動作 WKP0 ~ WKP7 動作 動作 動作 動作 動作 動作 動作 動作 周辺 動作/保持*7 動作/保持*7 タイマF 動作 動作 動作 動作 動作/保持*7 保持 モジュール 非同期イベント 動作 動作*6 動作 動作*6 動作 動作 動作 動作 カウンタ RTC 動作/保持*9 動作/保持*9 動作/保持*9 動作/保持*9 動作 動作 動作 動作 TPH 動作 動作 動作 動作 保持 保持 保持 保持 動作*8/保持 WDT 動作*8/保持 動作*8/保持 動作*8/保持 動作 動作 動作 動作 動作/保持*2 SCI3/IrDA 動作/保持*2 リセット 動作 動作 動作 リヤット 動作 IIC2 動作 動作 動作 動作 保持 保持 保持 保持 PWM 保持 動作 動作 動作 動作 保持 保持 保持 A/D 変換器 動作 動作 動作 動作 保持 保持 保持 保持 LCD 動作 動作 動作/保持*3 動作/保持*3 動作/保持*3 保持 動作 動作

【注】 *1 レジスタは保持、出力はハイインピーダンス。

- 内部クロックとして $_{
 m w}$ /2 を選択した場合に動作、その他は停止して保持。 *2
- *3 使用クロックとして $_{wv}$ $_{w}/2$ または $_{w}/4$ を選択した場合に動作、その他は停止して保持。
- 時計用タイムベース機能を選択時に動作。 *4
- *5 外部割り込み要求は無視されます。割り込み要求レジスタの内容は影響を受けません。
- ECL/ECH による外部イベントカウンタのカウントアップおよびオーバフローによる割り込みのみ動作。 *6
- *7 内部クロックとして $_{
 m w}/4$ を選択した場合に動作、その他は停止して保持。
- *8 内蔵発振器を選択した場合のみ動作。
- 時計用タイムベース機能選択時は動作、インターバルタイマ選択時は保持。

6.2.1 スリープモード

スリープモードでは CPU の動作は停止しますが、システムクロック発振器およびサブクロック発振器と内蔵周辺モジュールは動作します。スリープ(中速)モードでは内蔵周辺モジュールは SYSCR1 の MAI、MA0 で設定した周波数のクロックで動作します。CPU のレジスタの内容は保持されます。

スリープモードは割り込みによって解除されます。割り込み要求が発生するとスリープモードは解除され、割り込み例外処理を開始します。CCRのIビットが1のとき、または割り込みイネーブルビットにより割り込みがマスクされているとスリープモードは解除できません。解除後のモードはスリープ(高速)モードからはアクティブ(高速)モードに、スリープ(中速)モードからはアクティブ(中速)モードへ遷移します。スリープモード中 RES 端子を Low レベルにするとスリープモードは解除されリセット状態に遷移します。なお、割り込み要求信号とシステムクロックの同期をとるため、割り込み要求信号発生から割り込み例外処理開始までに最大 2/(S)の遅れが生じることがあります。

スリープ(中速)モードへの遷移時に1/2ステート早いタイミングで動作することがあります。

6.2.2 スタンバイモード

スタンバイモードでは WDT が内蔵発振器の動作を禁止している場合、システムクロック発振器が停止し、CPU および内蔵周辺モジュールが停止します。規定の電圧が与えられている限り、CPU のレジスタと一部の内蔵周辺 モジュールの内部レジスタ、内蔵 RAM のデータは保持されます。また、RAM データ保持電圧で規定された電圧が供給されているかぎり、内蔵 RAM のデータは保持されます。J/O ポートはハイインピーダンス状態となります。

スタンバイモードは割り込みによって解除されます。割り込み要求が発生するとシステムクロック発振器が発振を開始します。SYSCRIのSTS2~STS0で設定された時間が経過するとスタンバイモードが解除されて割り込み例外処理を開始します。解除後のモードはSYSCR2のMSONによって決まり、アクティブ(高速)モードまたはアクティブ(中速)モードへ遷移します。CCRのIビットが1の場合、または割り込みイネーブルビットにより割り込みがマスクされているとスタンバイモードは解除できません。

スタンバイモードで RES 端子を Low レベルにすると、システムクロック発振器が発振を開始します。システムクロックの発振開始と同時に LSI 全体にシステムクロックが供給されます。 RES 端子は必ずシステムクロックの発振が安定するまで Low レベルを保持してください。(パワーオンリセット回路使用時は除く)発振安定時間経過後 RES 端子を High レベルにする(パワーオンリセット回路使用時は除く)と、CPU はリセット例外処理を開始します。

6.2.3 ウォッチモード

ウォッチモードではシステムクロック発振器(WDT の内蔵発振器の動作を禁止している場合)および CPU の動作は停止し、RTC、タイマ F、非同期イベントカウンタ、LCD コントローラ / ドライバ以外の内蔵周辺機能は動作を停止します。規定の電圧が与えられている限り、CPU と一部の内蔵周辺モジュールの内部レジスタ、内蔵RAM の内容は保持され。I/O ポートは遷移前の状態を保持します。

ウォッチモードは割り込みによって解除されます。割り込み要求が発生するとウォッチモードは解除され、割り込み例外処理を開始します。解除後のモードは、SYSCR1のLSONと SYSCR2のMSONの組み合わせでアクティブ(高速)モードやアクティブ(中速)モード、またはサブアクティブモードに遷移します。アクティブモードに遷移するときは、SYSCR1のSTS2~STS0で設定された時間が経過すると割り込み例外処理を開始します。なお、CCRのIビットが1の場合、あるいは割り込み許可レジスタにより当該割り込み受け付けが禁止されている場合は、ウォッチモードは解除できません。


ウォッチモードで RES 端子を Low レベルにすると、システムクロック発振器が発振を開始します。システムクロックの発振開始同時に LSI 全体にシステムクロックが供給されます。 RES 端子は必ずシステムクロックの発振が安定するまで Low レベルを保持してください。発振安定時間経過後 RES 端子を High レベルにすると、CPU はリセット例外処理を開始します。

6.2.4 サブスリープモード

サブスリープモードでは CPU は停止しますが、A/D 変換器、PWM 以外の内蔵周辺モジュールは動作します。 規定の電圧が与えられている限り、CPU と一部の内蔵周辺モジュールの内部レジスタ、内蔵 RAM の内容は保持 され、I/O ポートは遷移前の状態を保持します。

サブスリープモードは割り込みによって解除されます。割り込み要求が発生するとサブスリープモードは解除され、割り込み例外処理を開始します。解除後のモードはサブアクティブモードへ遷移します。なお、CCR の I ビットが I の場合、あるいは割り込み許可レジスタにより当該割り込みの受付けが禁止されている場合は、サブスリープモードは解除されません。

サブスリープモードで RES 端子を Low レベルにすると、システムクロック発振器が発振を開始します。システムクロックの発振開始と同時に LSI 全体にシステムクロックが供給されます。 RES 端子は必ずシステムクロック の発振が安定するまで Low レベルを保持してください。発振安定時間経過後 RES 端子を High レベルにすると、CPU はリセット例外処理を開始します。





6.2.5 サブアクティブモード

サブアクティブモードではシステムクロック発振器が停止し、A/D変換器、PWM 以外の内蔵周辺モジュールは動作します。規定の電圧が与えられている限り、一部の内蔵周辺モジュールの内部レジスタの内容を保持します。

サブアクティブモードは、SLEEP 命令を実行すると解除されます。解除後のモードは、SYSCRIの SSBY と LSON、 TMA3、SYSCR2の MSON と DTON の組み合わせによりサブスリープモード、アクティブモード、ウォッチモードへ遷移します。 なお、CCR の I ビットが 1 の場合、あるいは割り込み許可レジスタにより当該割り込みの受け付けが禁止されている場合は、サブアクティブモードは解除されません。

サブアクティブモードで RES 端子を Low レベルにすると、システムクロック発振器が発振を開始します。システムクロックの発振開始と同時に LSI 全体にシステムクロックが供給されます。 RES 端子は必ずシステムクロックの発振が安定するまで Low レベルを保持してください。発振安定時間経過後 RES 端子を High レベルにすると、CPU はリセット例外処理を開始します。

サブアクティブモードの動作周波数は、SYSCR2 の SA1、SA0 により、ウォッチクロック (w) の 2 分周、4 分周、8 分周から選択できます。

6.2.6 アクティブ(中速)モード

アクティブ (中速)モードでは、システムクロック発振器およびサブクロック発振器と CPU と内蔵周辺モジュールが動作します。

アクティブ (中速)モードは、SLEEP 命令を実行すると解除されます。解除後のモードは SYSCRI の SSBY、TMA3 と LSON の組み合わせによりスタンバイモードに遷移し、SYSCRI の SSBY、TMA3 の組み合わせによりウォッチモードに遷移し、SYSCRI の SSBY と LSON の組み合わせにより、スリープモードに遷移します。 さらに直接遷移によってアクティブ (高速)モード、またはサブアクティブモードへ遷移します。 なお、CCR の I ビットが 1 の場合、または割り込み許可レジスタにより当該割り込みの受け付けが禁止されている場合は、アクティブ(中速)モードは解除されません。アクティブ(中速)モード中 RES 端子を Low レベルにするとアクティブ(中速)モードは解除されリセット状態に遷移します。

アクティブ(中速)モードへの遷移時に 1/2 ステート早いタイミングで動作することがあります。アクティブ(中速)モードでは内蔵周辺モジュールは SYSCR1 の MA1、MA0 で設定した周波数のクロックで動作します。

6.3 直接遷移

CPU がプログラムを実行している動作モードにはアクティブモードとサブアクティブモードがあります。直接 遷移はこの 2 つの動作モード間でプログラムの実行を停止する事なく遷移します。SYSCR2 の DTON を 1 にセットして SLEEP 命令を実行すると直接遷移します。アクティブモードで動作周波数を変更する場合にも有効です。 遷移後は直接遷移割り込み例外処理を開始します。なお、IENR2 により直接遷移割り込みが禁止されている場合は直接遷移せず、スリープモードまたはウォッチモードへ遷移します。

- 【注】 CCRのIビットが1の状態で直接遷移を行うと、スリープモードまたはウォッチモードに遷移したまま復帰不可能となります。
- (1) アクティブ(高速)モードからアクティブ(中速)モードへの直接遷移
 アクティブ(高速)モードでSYSCR1のSSBYを0、LSONを0、SYSCR2のMSONを1、DTONを1にセットした
 状態でSLEEP命令を実行すると、スリープモードを経由してアクティブ(中速)モードに遷移します。
- (2) アクティブ(高速)モードからサブアクティブモードへの直接遷移
 アクティブ(高速)モードでSYSCRIのSSBYを1、TMA3を1、LSONを1、SYSCR2のDTONを1にセットした
 状態でSLEEP命令を実行すると、ウォッチモードを経由してサブアクティブモードに遷移します。
- (3) アクティブ (中速) モードからアクティブ (高速) モードへの直接遷移 アクティブ (中速) モードでSYSCR1のSSBYを0、LSONを0、SYSCR2のMSONを0、DTONを1にセットした 状態でSLEEP命令を実行すると、スリープモードを経由してアクティブ (高速)モードに遷移します。
- (4) アクティブ(中速)モードからサブアクティブモードへの直接遷移 アクティブ(中速)モードでSYSCRIのSSBYを1、LSONを1、TMA3を1、SYSCR2のDTONを1にセットした 状態でSLEEP命令を実行すると、ウォッチモードを経由してサブアクティブモードに遷移します。
- (5) サブアクティブモードからアクティブ (高速) モードへの直接遷移 サブアクティブモードでSYSCR1のSSBYを1、LSONを0、TMA3を1、SYSCR2のMSONを0、DTONを1にセットした状態でSLEEP命令を実行すると、ウォッチモードを経由し、SYSCR1のSTS2~STS0により設定された時間を経過した後、直接、アクティブ (高速)モードに遷移します。
- (6) サブアクティブモードからアクティブ (中速)モードへの直接遷移 サブアクティブモードでSYSCR1のSSBYを1、LSONを0、TMA3を1、SYSCR2のMSONを1、DTONを1にセットした状態でSLEEP命令を実行すると、ウォッチモードを経由し、SYSCR1のSTS2~STS0により設定された時間を経過した後、直接、アクティブ (中速)モードに遷移します。

6.3.1 アクティブ(高速)モードからアクティブ(中速)モードへの直接遷移時の時間についてSLEEP命令実行から割り込み例外処理が終わるまでの時間(直接遷移時間)は(1)の計算式で表されます。直接遷移時間={(SLEEP命令実行ステート数)+(内部処理ステート数)}

× (遷移前の tcyc) + (割り込み例外処理実行ステート数)× (遷移後の tcyc)(1)

[例] 遷移後の CPU 動作クロック: osc/8 を選択した場合

直接遷移時間 = (2+1) × 1tosc + 14 × 8tosc = 115tosc

【記号説明】

tosc : OSC クロックサイクル時間

tcyc : システムクロック () サイクル時間

6.3.2 アクティブ(高速)モードからサブアクティブモードへの直接遷移時の時間に ついて

SLEEP 命令実行から割り込み例外処理が終わるまでの時間(直接遷移時間)は(2)の計算式で表されます。 直接遷移時間={(SLEEP 命令実行ステート数)+(内部処理ステート数)}

× (遷移前の tcyc) + (割り込み例外処理実行ステート数)

x (遷移後の tsubcyc)......(2)

〔例〕遷移後の CPU 動作クロック: w/8 を選択した場合

直接遷移時間 = (2+1) × 1tosc + 14 × 1tsubcyc = 3tosc + 14tsubcyc

【記号説明】

tosc : OSC クロックサイクル時間

tsubcyc:サブクロック(sum)サイクル時間

6.3.3 アクティブ (中速) モードからアクティブ (高速) モードへの直接遷移時の時間について

SLEEP 命令実行から割り込み例外処理が終わるまでの時間(直接遷移時間)は(3)の計算式で表されます。 直接遷移時間={(SLEEP 命令実行ステート数)+(内部処理ステート数)}

× (遷移前の tcyc) + (割り込み例外処理実行ステート数)

x (遷移後の tcyc)......(3)

〔例〕遷移前の CPU 動作クロック: osc/8 を選択した場合

直接遷移時間 = (2+1) ×8tosc + 14×1tosc = 38tosc

【記号説明】

tosc : OSC クロックサイクル時間

tcyc : システムクロック () サイクル時間

6.3.4 アクティブ (中速) モードからサブアクティブモードへの直接遷移時の時間に ついて

SLEEP 命令実行から割り込み例外処理が終わるまでの時間(直接遷移時間)は(4)の計算式で表されます。

直接遷移時間 = { (SLEEP 命令実行ステート数) + (内部処理ステート数)}

× (遷移前の tcyc) + (割り込み例外処理実行ステート数)

x (遷移後の tsubcyc)......(4)

〔例〕遷移前の CPU 動作クロック: osc/8 を選択した場合

直接遷移時間 = (2+1) × 8tosc + 14 × 1tsubcyc

= 24tosc + 14tsubcyc

【記号説明】

tosc : OSC クロックサイクル時間

tsubcyc:サブクロック(sum)サイクル時間

6.3.5 サブアクティブモードからアクティブ(高速)モードへの直接遷移時の時間に ついて

SLEEP 命令実行から割り込み例外処理が終わるまでの時間(直接遷移時間)は(5)の計算式で表されます。

直接遷移時間 = {(SLEEP 命令実行ステート数)+(内部処理ステート数)}

- × (遷移前の tsubcyc) + { (STS2~STS0 で設定した待機時間)
- + (割り込み例外処理実行ステート数) } x (遷移後の tcyc)(5)
- [例] 遷移前の CPU 動作クロック: w/8、待機時間:8192 ステートを選択した場合

直接遷移時間 = (2+1) ×8tw + (8192+14) ×1tosc

= 24tw + 8206tosc

【記号説明】

tosc : OSC クロックサイクル時間

tw : ウォッチクロックサイクル時間

tcyc : システムクロック () サイクル時間

tsubcyc : サブクロック (sum) サイクル時間

6.3.6 サブアクティブモードからアクティブ (中速)モードへの直接遷移時の時間に ついて

SLEEP 命令実行から割り込み例外処理が終わるまでの時間(直接遷移時間)は(6)の計算式で表されます。

直接遷移時間 = { (SLEEP 命令実行ステート数) + (内部処理ステート数)}

- × (遷移前の tsubcyc) + { (STS2~STS0 で設定した待機時間)
- + (割り込み例外処理実行ステート数) } x (遷移後の tcyc)(6)
- 【例】CPU 動作クロック: 遷移前 w/8、遷移後 osc/8、待機時間:8192 ステートを選択した場合

直接遷移時間 = (2+1) ×8tw + (8192+14) ×8tosc

= 24tw + 65648tosc

【記号説明】

tosc : OSC クロックサイクル時間

tw : ウォッチクロックサイクル時間

tcyc : システムクロック () サイクル時間 tsubcyc : サブクロック (sig) サイクル時間

6.3.7 直接遷移前後で外部入力信号が変化する場合の注意事項

(1) アクティブ(高速)モードからサブアクティブモードへの直接遷移

ウォッチモードを経由してモード遷移を行いますので「6.5.2 スタンバイモード前後で外部入力信号が変化する場合の注意事項」を参照してください。

(2) アクティブ(中速)モードからサブアクティブモードへの直接遷移


ウォッチモードを経由してモード遷移を行いますので「6.5.2 スタンバイモード前後で外部入力信号が変化する場合の注意事項」を参照してください。

(3) サブアクティブモードからアクティブ(高速)モードへの直接遷移

ウォッチモードを経由してモード遷移を行いますので「6.5.2 スタンバイモード前後で外部入力信号が変化する場合の注意事項」を参照してください。

(4) サブアクティブモードからアクティブ(中速)モードへの直接遷移

ウォッチモードを経由してモード遷移を行いますので「6.5.2 スタンバイモード前後で外部入力信号が変化する場合の注意事項」を参照してください。



6.4 モジュールスタンバイ機能

モジュールスタンバイ機能はすべての周辺モジュールに対して設定可能です。モジュールスタンバイ状態に設定されたモジュールはクロックの供給が停止して低消費電力状態となります。CKSTPR1、CKSTPR2の各モジュールに対応したビットを0にするとそのモジュールはモジュールスタンバイ状態となり、1にすると解除されます。(「6.1.3 クロック停止レジスタ 1、2 (CKSTPR1、CKSTPR2)」を参照)

6.5 使用上の注意事項

6.5.1 スタンバイモードへの遷移と端子状態

アクティブ (高速)モードまたはアクティブ (中速)モードで SYSCR1 の SSBY、TMA3 を 1、LSON を 0 にした状態で SLEEP 命令を実行するとスタンバイモードに遷移します。同時に端子はハイインピーダンス状態 (プルアップ MOS オン設定端子は除く)になります。この時のタイミングを図 6.2 に示します。




図 6.2 スタンバイモードへの遷移と端子状態

6.5.2 スタンバイモード前後で外部入力信号が変化する場合の注意事項

(1) スタンバイモード、ウォッチモード前後で外部入力信号が変化する場合

IRQ、WKP、IRQAEC等の外部入力信号を入力する場合、信号のHigh、Lowレベル幅はどちらもシステムクロック またはサブクロック _{SUB}(以下、本項では合せて内部クロックと呼びます。)の2サイクル以上の幅が必要です。スタンバイモード、ウォッチモードでは内部クロックが停止するため、これらの動作モードを経由する場合、外部入力信号は、以下の「推奨する外部入力信号タイミング」に合わせてください。

(2) 内部クロック停止により外部入力信号が取り込めない場合 立ち下がりエッジを取り込む場合を図6.3に示します。

「取り込めない場合」に示すように該当信号以外の割り込みにより発振を開始し、アクティブモードまたは サブアクティブモードに遷移した直後に外部入力信号が立ち下がった場合、この時点でのHighレベル幅が 2tcyc、2tsubcyc未満の場合、この外部入力信号は取り込めません。

(3) 推奨する外部入力信号のタイミング

確実に外部入力信号を取り込むためには「取り込める場合1」に示すようにスタンバイモード、ウォッチモードに遷移する前に入力信号のHigh、Lowレベル幅を2tcyc、2tsubcyc以上確保してください。

また「取り込める場合2」「取り込める場合3」のタイミングでも2tcyc、2tsubcycのレベル幅を確保できるので外部入力信号の取り込みが可能です。




図 6.3 スタンバイモード、ウォッチモード前後で外部入力信号が変化する場合の注意事項

(4) 本注意事項が適用される入力端子

IRQ4, IRQ3, IRQ1, IRQ0, WKP7 ~ WKP0, IRQAEC, TMIF, ADTRG, TIOCA1, TIOCB1, TIOCA2, TIOCB2

7. ROM

フラッシュメモリ版に内蔵されている 52k バイトのフラッシュメモリの特長は以下のとおりです。

• 書き込み/消去方式

書き込みは128バイト単位の同時書き込み方式です。消去はブロック単位で行います。フラッシュメモリは、1kバイト×4ブロック、28kバイト×1ブロック、16kバイト×1ブロック、4kバイト×1ブロックに分割されています。全面消去を行う場合も1ブロックづつ消去してください。

• オンボードプログラミング

内蔵ブートプログラムを起動して全面消去、書き込みを行うブートモードにより、オンボードでの書き込み/ 消去ができます。この他、通常のユーザモードでもオンボードで任意のブロックを消去し、書き換えること が可能です。

ライタモード

オンボードプログラミングの他にPROMライタを用いて書き込み / 消去を行うライタモードがあります。

• ビットレート自動合わせ込み

ブートモードでデータ転送時、ホストの転送ビットレートと本LSIのビットレートを自動的に合わせ込みます。

• 書き込み/消去プロテクト

ソフトウェアによりフラッシュメモリの書き込み/消去に対するプロテクトを設定できます。

• 低消費電力モード

サブアクティブモードでは電源回路の一部の動作を停止させることができます。これによりフラッシュメモリを低消費電力で読み出すことができます。

• モジュールスタンバイモード

モジュールスタンバイモードにより、未使用時はモジュール単体でスタンバイモードに設定することができます。(詳細は「6.4 モジュールスタンバイ機能」を参照してください。)

ただし、オンチップデバッギングエミュレータ使用時、クロック停止レジスタ1(CKSTPRI)のビット1 (FROMCKSTP)は必ず1にセットしてください。



7.1 ブロック構成

図 7.1 にフラッシュメモリのブロック構成を示します。太線枠は消去ブロックを表します。細線枠は書き込みの単位を表し、枠内の数値はアドレスを示します。52k バイトのフラッシュメモリは 1k バイト×4 ブロック、28k バイト×1 ブロック、16k バイト×1 ブロック、4k バイト×1 ブロックに分割されていて、消去はこの単位で行います。書き込みは下位アドレスが H'00 または H'80 で始まる 128 バイト単位で行います。

ĺ	H'0000	H'0001	H'0002	書き込み単位128バイト	H'007F
消去単位	H'0080	H'0081	H'0082		H'00FF
1kパイト	:				
	į				i
	H'0380	H'0381	H'0382		H'03FF
	H'0400	H'0401	H'0402	書き込み単位128パイト	H'047F
消去単位	H'0480	H'0481	H'0482		H'04FF
1kパイト	- 1	1			-
					-
	H'0780 ¦	H'0781	H'0782		H'07FF
	H'0800 ¦	H'0801	H'0802	書き込み単位128パイト	H'087F
消去単位	H'0880	H'0881	H'0882		H'08FF
1kバイト					-
	İ				1
	H'0B80	H'0B81	H'0B82		H'0BFF
	H'0C00	H'0C01	H'0C02	書き込み単位128パイト	H'0C7F
消去単位	H'0C80	H'0C81	H'0C82		H'0CFF
1kバイト	- 1				-
					-
	H'0F80	H'0F81	H'0F82		H'0FFF
	H'1000	H'1001	H'1002	書き込み単位128パイト	H'107F
消去単位	H'1080	H'1081	H'1082		H'10FF
28kバイト					-
					1
	1				1
	H'7F80				H'7FFF
	H'8000	H'8001	H'8002	書き込み単位128バイト	H'807F
消去単位	H'8080 ¦	H'8081	H'8082		H'80FF
16kバイト					
	i				<u> </u>
	H'BF80	H'BF81	H'BF82		ı H'BFFF
	H'C000	H'C001	H'C002		H'C07F
		LUCOO4	H'C082		H'C0FF
消去単位	H'C080 i	H'C081	110002 1		

図 7.1 フラッシュメモリのブロック構成

7.2 レジスタの説明

フラッシュメモリには以下のレジスタがあります。

- フラッシュメモリコントロールレジスタ1 (FLMCR1)
- フラッシュメモリコントロールレジスタ2 (FLMCR2)
- ブロック指定レジスタ1(EBR1)
- フラッシュメモリパワーコントロールレジスタ (FLPWCR)
- フラッシュメモリイネーブルレジスタ (FENR)

7.2.1 フラッシュメモリコントロールレジスタ 1 (FLMCR1)

FLMCR1 はフラッシュメモリをプログラムモード、プログラムベリファイモード、イレースモード、イレース ベリファイモードに遷移させます。具体的な設定方法については「7.4 書き込み / 消去プログラム」を参照してください。

ビット	ビット名	初期値	R/W	説 明	
7		0		リザーブビット	
				リードすると常に 0 が読み出されます。	
6	SWE	0	R/W	ソフトウェアライトイネーブル	
				このビットが1のときフラッシュメモリの書き込み/消去が可能となります。 0のときこのレジスタの他のビットと EBR1 の各ビットはセットできません。	
5	ESU	0	R/W	イレースセットアップ	
				1 にセットするとイレースセットアップ状態となり、クリアするとセットアップ状態を解除します。FLMCR1 の E ビットを 1 にセットする前にセットしてください。	
4	PSU	0	R/W	プログラムセットアップ	
				1 にセットするとプログラムセットセットアップ状態となり、クリアするとセットアップ状態を解除します。FLMCR1 の P ビットを 1 にセットする前にセットしてください。	
3	EV	0	R/W	イレースベリファイ	
				1 にセットするとイレースベリファイモードへ遷移し、クリアするとイレース ベリファイモードを解除します。	
2	PV	0	R/W	プログラムベリファイ	
				1 にセットするとプログラムベリファイモードへ遷移し、クリアするとプログラムベリファイモードを解除します。	
1	E	0	R/W	イレース	
				SWE=1、ESU=1の状態でこのビットを1にセットするとイレースモードへ 遷移し、クリアするとイレースモードを解除します。	
0	Р	0	R/W	プログラム	
				SWE=1、PSU=1の状態でこのビットを1にセットするとプログラムモードへ遷移し、クリアするとプログラムモードを解除します。	



7.2.2 フラッシュメモリコントロールレジスタ 2 (FLMCR2)

FLMCR2 はフラッシュメモリの書き込み / 消去の状態を表示します。FLMCR2 は読み出し専用レジスタです。 書き込みはしないでください。

ビット	ビット名	初期値	R/W	説 明
7	FLER	0	R	このビットはフラッシュメモリへの書き込み/消去中にエラーを検出し、エラープロテクト状態となったときセットされます。
6~0		すべて 0		詳細は「7.5.3 エラープロテクト」を参照してください。 リザーブビット
				リードすると常に0が読み出されます。

7.2.3 ブロック指定レジスタ 1 (EBR1)

EBR1 はフラッシュメモリの消去ブロックを指定するレジスタです。FLMCR1 の SWE ビットが 0 のときは EBR1 は H'00 に初期化されます。 このレジスタは 2 ビット以上同時に 1 に設定しないでください。 設定すると EBR1 は 0 にオートクリアされます。

ビット	ビット名	初期値	R/W	説 明	
7		0		リザーブビット	
				リードすると常に 0 が読み出されます。	
6	EB6	0	R/W	このビットが1のとき H'C000~H'CFFF の 4k バイトが消去対象となります。	
5	EB5	0	R/W	このビットが1のとき H'8000~H'BFFF の 16k バイトが消去対象となります。	
4	EB4	0	R/W	このビットが1のとき H'1000~H'7FFF の 28k バイトが消去対象となります。	
3	EB3	0	R/W	このビットが 1 のとき H'0C00~H'0FFF の 1k バイトが消去対象となります。	
2	EB2	0	R/W	このビットが 1 のとき H'0800~H'0BFF の 1k バイトが消去対象となります。	
1	EB1	0	R/W	このビットが1のとき H'0400~H'07FF の 1k バイトが消去対象となります。	
0	EB0	0	R/W	このビットが 1 のとき H'0000~H'03FF の 1k バイトが消去対象となります。	

7.2.4 フラッシュメモリパワーコントロールレジスタ (FLPWCR)

FLPWCR は LSI がサブアクティブモードに遷移するときフラッシュメモリを低消費電力モードにするかどうかを選択します。低消費電力モードでフラッシュメモリの電源回路の一部の動作を停止し、フラッシュメモリの読み出しができるモードと、サブアクティブモード動作に移行しても、フラッシュメモリの電源回路の動作は保持しフラッシュメモリの読み出しを可能にするモードがあります。

ビット	ビット名	初期値	R/W	説 明
7	PDWND	0	R/W	パワーダウンディスエーブル
				このビットが0のときサブアクティブモードに遷移するとフラッシュメモリは低消費電力モードとなります。
				このビットが 1 のときはサブアクティブモードに遷移してもフラッシュメモリは通常モードで動作します。
6~0		すべて 0		リザーブビット
				リードすると常に 0 が読み出されます。

7.2.5 フラッシュメモリイネーブルレジスタ (FENR)

FENR のビット 7(FLSHE)は、CPU からフラッシュメモリの制御レジスタ FLMCR1、FLMCR2、EBR1、FLPWCRをアクセスする場合のアクセス許可/禁止を設定します。

ビット	ビット名	初期値	R/W	説 明	
7	FLSHE	0	R/W	フラッシュメモリコントロールレジスタイネーブル	
				このビットを 1 にセットすると、フラッシュメモリ制御レジスタがアクセス可能となります。0 のときは制御レジスタはアクセスできません。	
6~0		すべて 0		リザーブビット	
				リードすると常に 0 が読み出されます。	

7.3 オンボードプログラミング

フラッシュメモリの書き込み / 消去を行うためのモードとしてオンボードで書き込み / 消去ができるブートモードと PROM ライタで書き込み / 消去を行うライタモードが用意されています。このほかユーザモードでもオンボードで書き込み / 消去を行うことが可能です。リセット状態からリセットスタートすると本 LSI は TEST 端子、 NMI 端子およびポートの入力レベルによって表 7.1 のように異なるモードへ遷移します。各端子の入力レベルは少なくともリセット解除の 4 ステート前に確定させる必要があります。

ブートモードに遷移すると、LSI内部に組み込まれているブートプログラムが起動します。ブートプログラムは SCI3 (チャネル2)を経由して外部に接続されたホストから書き込み制御プログラムを内蔵 RAM に転送し、フラッシュメモリを全面消去したうえで書き込み制御プログラムを実行します。オンボード状態での初期書き込みや、ユーザモードで書き込み / 消去ができなくなった場合の強制復帰等に使用できます。ユーザモードではユーザが 用意した書き込み / 消去プログラムに分岐することで任意のブロックを消去し書き換えることができます。

TEST	NMI	P36	PB0	PB1	PB2	リセット解除後の LSI の状態
0	1	Х	Х	Х	Х	ユーザモード
0	0	1	Х	Х	Х	プートモード
1	Х	Х	0	0	0	ライタモード

表 7.1 プログラミングモード選択方法

【注】X: Don't care

7.3.1 ブートモード

ブートモードにおけるリセット解除から書き込み制御プログラムに分岐するまでの動作を表 7.2 に示します。

- 1. ブートモードではフラッシュメモリへの書き込み制御プログラムをホスト側に準備しておく必要があります。書き込み制御プログラムは「7.4 書き込み/消去プログラム」に沿ったものを用意してください。
- 2. SCI3は調歩同期式モードに設定され、送受信フォーマットは「8ビットデータ、1ストップビット、パリティなし」です。

SPCRによるTXD端子、RXD端子の反転機能は「反転しない」に設定してあるのでホストと本LSI間に反転回路をいれないでください。

- 3. ブートプログラムが起動すると、ホストから連続送信される調歩同期式シリアル通信データH'00のLow期間を測定してビットレートを計算し、SCI3のビットレートをホストのビットレートに合わせ込みます。リセット解除はRXD端子がHighの状態で行ってください。必要に応じてRXD端子およびTXD端子は、ボード上でプルアップしてください。リセット解除からLow期間を測定できるまで約100ステートかかります。
- 4. ビットレートの合わせ込みが終了すると調整終了の合図としてH'00を1バイト送信しますので、ホストは調整終了の合図を正常に受信したらH'55を1バイト送信してください。正常に受信できなかった場合はリセットによりブートモードを再起動してください。ホスト側のビットレートと本LSIのシステムクロック周波数の組み合わせによっては許容範囲内にビットレートを合わせ込めない場合が生じます。このため、ホストの転送ビットレートと本LSIのシステムクロック周波数を表7.3の範囲としてください。

- 5. ブートモードでは内蔵RAMの一部をブートプログラムで使用します。ホスト側から送信される書き込み制御 プログラムを格納できるエリアはHTF780~HTFEEF番地です。プログラムの実行が書き込み制御プログラムへ 移行するまでブートプログラムエリアは使用できません。
- 6. 書き込み制御プログラムに分岐するときSCI3は送受信動作を終了(SCR3のRE=0、TE=0)しますが、BRR には合わせ込んだビットレートの値は保持されるので、引き続き書き込み制御プログラムでホストとの間の 書き込みデータやベリファイデータの送受信に使用できます。TXD端子はHighレベル出力状態(PCR42=1、P42=1)となっています。書き込み制御プログラムへ分岐直後のCPUの汎用レジスタは不定です。特にスタックポインタはサブルーチンコールなどで暗黙的に使用されるため、書き込み制御プログラムの冒頭で初期 化してください。
- 7. ブートモードはリセットにより解除されます。リセット端子をLowレベルにして最低20ステート経過後、NMI 端子を設定してリセットを解除してください。WDTのオーバフローリセットが発生した場合もブートモード は解除されます。
- 8. プートモードの途中でTEST端子、NMI端子の入力レベルを変化させないでください。

表 7.2 ブートモードの動作

表 7.3 ビットレート自動合わせ込みが可能なシステムクロック周波数

ホストのビットレート	LSI のシステムクロック周波数範囲
9600bps	8 ~ 10MHz
4800bps	4 ~ 10MHz
2400bps	2~10MHz

7.3.2 ユーザモードでの書き込み / 消去

ユーザモードでもユーザが用意した書き込み/消去プログラムに分岐することで任意のブロックをオンボードで消去し書き換えることができます。分岐のための条件設定やオンボードでの書き換えデータ供給手段をユーザ側で用意する必要があります。また、必要に応じてフラッシュメモリの一部に書き込み/消去プログラムを書き込んでおくか、書き込み/消去プログラムを外部から供給するためのプログラムを書き込んでおく必要があります。書き込み/消去中はフラッシュメモリを読み出せないため、プートモードと同様書き込み/消去プログラムは内蔵RAMに転送して実行してください。図7.2にユーザモードでの書き込み/消去手順の例を示します。書き込み/消去プログラムは「7.4 書き込み/消去プログラム」に沿ったものを用意してください。




図 7.2 ユーザモードにおける書き込み/消去例


7.4 書き込み/消去プログラム

オンボードでのフラッシュメモリの書き込み/消去はCPUを用いてソフトウェアで行う方式を採用しています。フラッシュメモリは FLMCRI の設定によってプログラムモード、プログラムベリファイモード、イレースモード、イレースベリファイモードに遷移します。 ブートモードでの書き込み制御プログラム、ユーザモードでの書き込み/消去プログラムではこれらのモードを組み合わせて書き込み/消去を行います。 フラッシュメモリへの書き込みは「7.4.1 プログラム/プログラムベリファイ」に沿って、また、フラッシュメモリの消去は「7.4.2 イレース/イレースベリファイ」に沿って行ってください。

7.4.1 プログラム / プログラムベリファイ

フラッシュメモリへの書き込みは、図7.3 に示すプログラム / プログラムベリファイフローに従ってください。 このフローに沿って書き込み動作を行えば、デバイスへの電圧ストレスやデータの信頼性を損なうことなく書き 込みを行うことができます。

- 1. 書き込みは消去状態で行い、既に書き込まれたアドレスへの再書き込みは行わないでください。
- 2. 1回の書き込みは128バイト単位です。128バイトに満たないデータを書き込む場合もフラッシュメモリに128 バイトのデータを転送する必要があります。書き込む必要のないアドレスのデータはHTFFにして書き込んでください。
- 3. RAM上に書き込みデータエリア128バイト、再書き込みデータエリア128バイト、追加書き込みデータエリア128バイトの領域を確保して下さい。再書き込みデータの演算は表7.4に、追加書き込みデータの演算は表7.5 にしたがってください。
- 4. 再書き込みデータエリアあるいは追加書き込みデータエリアからフラッシュメモリへはバイト単位で128パイト連続転送してください。プログラムアドレスと128パイトのデータがフラッシュメモリ内にラッチされます。 転送先のフラッシュメモリの先頭アドレスは下位8ビットをH'00またはH'80としてください。
- 5. Pビットがセットされている時間が書き込み時間となります。書き込み時間は表7.6にしたがってください。
- 6. ウォッチドックタイマの設定はプログラムの暴走等による過剰書き込みを避けるためのものです。オーバフロー周期は6.6ms程度としてください。
- 7. ベリファイアドレスへのダミーライトは、下位 2 ビットがb'00のアドレスにHFFを 1 バイト書き込んでください。ベリファイデータはダミーライトを行った番地からワードもしくはロングワードで読み出せます。
- 8. 同一ビットに対するプログラム / プログラムベリファイシーケンスの繰り返しは、1,000回を超えないようにしてください。








図 7.3 プログラム / プログラムベリファイフロー

表 7.4 再書き込みデータ演算表

書き込みデータ	ベリファイデータ	再書き込みデータ	備考
0	0	1	書き込み完了ビット
0	1	0	再書き込みビット
1	0	1	
1	1	1	消去状態のまま

表 7.5 追加書き込みデータ演算表

再書き込みデータ	ベリファイデータ	追加書き込みデータ	備考
0	0	0	追加書き込みビット
0	1	1	追加書き込みは実施しない
1	0	1	追加書き込みは実施しない
1	1	1	追加書き込みは実施しない

表 7.6 書き込み時間

n(書き込み回数)	書き込み時	追加書き込み時	備 考
1 ~ 6	30	10	
7 ~ 1,000	200		

【注】 時間の単位はµsです。

7.4.2 イレース / イレースベリファイ

消去は図 7.4 のイレース / イレースベリファイフローチャートに従って行ってください。

- 1. 消去の前にプレライト(消去するメモリの全データをすべて0にする)を行う必要はありません。
- 2. 消去はブロック単位で行います。ブロック指定レジスタ1(EBR1)により消去するブロックを1ブロックだけ 選択してください。複数のブロックを消去する場合も1ブロックずつ順次消去してください。
- 3. Eビットが設定されている時間が消去時間となります。
- 4. ウォッチドックタイマの設定はプログラムの暴走等による過剰書き込みを避けるためのものです。オーバフロー周期は19.8ms程度としてください。
- 5. ベリファイアドレスへのダミーライトは、下位 2 ビットがB'00のアドレスにH'FFを 1 バイト書き込んでください。ベリファイデータはダミーライトを行った番地からロングワードで読み出せます。
- 6. 読み出したデータが未消去の場合は再度イレースモードに設定し、同様にイレース / イレースベリファイシーケンスを繰り返します。ただし、この繰り返し回数が100回を超えないようにしてください。

7.4.3 フラッシュメモリの書き込み/消去時の割り込み

フラッシュメモリへの書き込み / 消去中またはブートプログラム実行中は以下の理由から NMI を含むすべての割り込み要求を禁止してください。

- 1. 書き込み / 消去中に割り込みが発生すると、正常な書き込み / 消去アルゴリズムに沿った動作が保証できなくなる。
- 2. ベクタアドレスが書き込まれる前、または書き込み / 消去中に割り込み例外処理を開始すると、正常なベクタフェッチができずCPUが暴走する。
- 3. ブートプログラム実行中に割り込みが発生すると、正常なブートモードのシーケンスを実行できなくなる。






図 7.4 イレース / イレースベリファイフロー

7.5 書き込み/消去プロテクト

フラッシュメモリに対する書き込み / 消去プロテクト状態にはハードウェアプロテクトによるもの、ソフトウェアプロテクトによるものとエラープロテクトによるものの 3 種類あります。

7.5.1 ハードウェアプロテクト

ハードウェアプロテクトは、リセットまたはサブアクティブモード、サブスリープモードおよびスタンバイモードへの状態遷移によりフラッシュメモリに対する書き込み/消去が強制的に禁止、中断された状態をいいます。フラッシュメモリコントロールレジスタ1(FLMCR1)、フラッシュメモリコントロールレジスタ2(FLMCR2)、ブロック指定レジスタ1(EBR1)が初期化されます。RES 端子によるリセットでは、電源投入後発振が安定するまでRES 端子をLow レベルに保持しないとリセット状態になりません。また、動作中のリセットはAC 特性に規定したRES パルス幅の間RES 端子をLow レベルに保持してください。

7.5.2 ソフトウェアプロテクト

ソフトウェアで FLMCRI の SWE ビットをクリアすることで全ブロック書き込み / 消去プロテクト状態になります。この状態で FLMCRI の P ビットまたは E ビットをセットしてもプログラムモードまたはイレースモードへは遷移しません。また、ブロック指定レジスタ I (EBRI) の設定により、ブロック毎に消去プロテクトが可能です。EBRI を H'00 に設定すると全ブロックが消去プロテクト状態になります。


7.5.3 エラープロテクト

エラープロテクトはフラッシュメモリへの書き込み / 消去中に CPU の暴走や書き込み / 消去アルゴリズムに沿っていない動作を検出し、強制的に書き込み / 消去動作を中断した状態です。書き込み / 消去動作を中断することで過剰書き込みや過剰消去によるフラッシュメモリへのダメージを防止します。

フラッシュメモリへの書き込み / 消去中に以下のエラーを検出すると、FLMCR2 の FLER ビットが 1 にセットされ、エラープロテクト状態となります。

- 書き込み/消去中のフラッシュメモリ読み出し(ベクタリードおよび命令フェッチを含む)
- 書き込み/消去中のリセットを除く例外処理開始
- 書き込み/消去中のSLEEP命令実行

このとき、FLMCR1、FLMCR2、EBRIの内容は保持されますが、エラーを検出した時点でプログラムモードまたはイレースモードは強制的に中断されます。Pビット、Eビットをセットしてもプログラムモードやイレースモードへは遷移しません。ただし、PVビット、EVビットは保持され、ベリファイモードへの遷移は可能です。エラープロテクト状態は、リセットによってのみ解除できます。





7.6 ライタモード

ライタモードでは、ソケットアダプタを介して単体のフラッシュメモリと同様に PROM ライタで書き込み / 消去を行うことができます。 PROM ライタは 64k バイトフラッシュメモリ内蔵マイコンデバイスタイプ (FZTAT64V3)をサポートしているライタを使用してください。

7.7 フラッシュメモリの低消費電力動作

ユーザモードではフラッシュメモリは次のいずれかの状態になります。

• 通常動作状態

高速でフラッシュメモリの読み出しが可能です。

• 低消費電力動作状態

フラッシュメモリの電源回路の一部を停止させることができます。これにより、フラッシュメモリを低消費 電力で読み出すことができます。

• スタンバイ状態

フラッシュメモリのすべての回路が停止します。

表 7.7 に LSI の動作モードとフラッシュメモリの状態の関係を示します。 サブアクティブモードでは FLPWCR の PDWND ビットによりフラッシュメモリを低消費電力動作に設定することができます。 フラッシュメモリが低消費電力動作状態またはスタンバイ状態から通常動作状態へ復帰する時は、停止した電源回路の動作安定化時間が必要となります。外部クロックを使用する場合も含めて、通常動作モードへ復帰するときの待機時間が 20 µ s 以上になるよう SYSCRI の STS2~STS0 を設定してください。

LSI の動作モード	フラッシュメモリの状態		
	PDWND=0 のとき(初期値)	PDWND=1 のとき	
アクティブモード	通常動作状態	通常動作状態	
サブアクティブモード	低消費電力動作状態	通常動作状態	
スリープモード	通常動作状態	通常動作状態	
サブスリープモード	スタンバイ状態	スタンバイ状態	
スタンバイモード	スタンバイ状態	スタンバイ状態	

表 7.7 フラッシュメモリの動作状態

7.8 モジュールスタンバイモード設定時の注意事項

フラッシュメモリをモジュールスタンバイモードに設定すると、モジュールへのシステムクロック供給は停止され、機能が停止し、スタンバイモードと同じ状態になります。従って、フラッシュメモリにおけるプログラム動作が停止しますので、動作プログラムを RAM へ転送し、RAM でプログラム動作をさせた後にフラッシュメモリをモジュールスタンバイモードに設定してください。

また、モジュールスタンバイモード時は、割り込みが許可された状態で割り込み要因が発生してもベクタが読み出せないため、プログラムが暴走する恐れがあります。

従って、フラッシュメモリをモジュールスタンバイモードへ設定する前に、割り込み許可レジスタの対応する ビットを 0、および CCR の I ビットを 1 に設定し、モジュールスタンバイモード設定後は、NMI およびアドレス ブレークの割り込み要求を発生させないようにしてください。

図 7.5 にモジュールスタンバイモードの設定方法を示します。



図 7.5 モジュールスタンバイモードの設定方法

8. RAM

H8/38076R グループは、高速スタティック RAM を内蔵しています。RAM は 16 ビット幅のデータバスで CPU と接続されており、バイトデータおよびワードデータとも 2 ステートでアクセスします。

製品分類		RAM 容量	RAM アドレス
フラッシュメモリ版	H8/38076RF	3k バイト	H'F380 ~ H'FF7F
マスク ROM 版	H8/38076R	2k バイト	H'F780 ~ H'FF7F
	H8/38075R	2k バイト	H'F780 ~ H'FF7F
	H8/38074R	1k バイト	H'FB80 ~ H'FF7F
	H8/38073R	1k バイト	H'FB80 ~ H'FF7F

9. 1/0 ポート

H8/38076R グループは汎用入出力ポートを 55 本、汎用入力ポートを 8 本備えています。このうち、ポート 9 は 大電流ポートで Low レベル出力値 15mA ($@V_{oL}=1.0V$) 駆動できます。いずれも内蔵周辺モジュールの入出力端 子や外部割り込み入力端子と兼用になっていてリセット直後は入力ポートになっていますが、レジスタの設定に より機能が切り替わります。これら機能を選択するためのレジスタは I/O ポートに含まれるものと、各内蔵周辺 モジュールに含まれるものがあります。汎用入出力ポートは入出力を制御するポートコントロールレジスタと出力データを格納するポートデータレジスタから構成され、ビット単位で入出力を選択できます。

ポートデータレジスタ (PDR) に対するビット操作命令の実行については「2.8.3 ビット操作命令」を参照してください。

各ポートのブロック図は「付録 B.1 I/O ポートブロック図」を参照してください。

9.1 ポート1

ポート 1 は、SCI4 の入出力端子、TPU 入出力端子、非同期イベントカウンタ入力端子と兼用の入出力ポートです。ポート 1 の各端子は、図 9.1 に示す構成になっています。




図 9.1 ポート 1 の端子構成

ポート1には以下のレジスタがあります。

- ポートデータレジスタ1 (PDR1)
- ポートコントロールレジスタ1 (PCR1)
- ポートプルアップコントロールレジスタ1 (PUCR1)
- ポートモードレジスタ1 (PMR1)

9.1.1 ポートデータレジスタ 1 (PDR1)

PDR1 は、ポート1のデータを格納するレジスタです。

ビット	ビット名	初期値	R/W	説 明
7		1	-	PCR1 が 1 のとき、ポート 1 のリードを行うと、PDR1 の値を直接リー
6	P16	0	R/W	ドします。そのため端子状態の影響を受けません。PCR1 が 0 のとき、
5	P15	0	R/W	ポート1のリードを行うと、端子状態が読み出されます。
4	P14	0	R/W	ビット7はリザーブビットです。リードすると常に1が読み出されます。
3	P13	0	R/W	ライトは無効です。
2	P12	0	R/W	
1	P11	0	R/W	
0	P10	0	R/W	

9.1.2 ポートコントロールレジスタ1(PCR1)

PCR1は、ポート1の汎用入出力ポートとして使用する端子の入出力をビットごとに制御します。

ビット	ビット名	初期値	R/W	説明
7	-	1	-	PCR1 に 1 をセットすると対応する P16~P10 端子は出力端子となり、
6	PCR16	0	W	0 にクリアすると入力端子となります。当該端子が汎用入出力に設定さ
5	PCR15	0	W	れている場合には、PCR1 および PDR1 の設定が有効となります。
4	PCR14	0	W	本レジスタはライト専用です。リードした場合、各ビットは常に 1 が読
3	PCR13	0	W	み出されます。
2	PCR12	0	W	ビット7はリザーブビットです。ライトは無効です。
1	PCR11	0	W	
0	PCR10	0	W	

PUCR1 は、ポート 1 のプルアップ MOS をビットごとに制御します。

ビット	ビット名	初期値	R/W	説 明
7	-	1	-	PCR1 が 0 の状態で PUCR1 に 1 をセットすると対応するブルアップ
6	PUCR16	0	R/W	MOS は ON 状態となり、0 にクリアすると OFF 状態となります。
5	PUCR15	0	R/W	ビット7はリザーブビットです。リードすると常に1が読み出されます。
4	PUCR14	0	R/W	ライトは無効です。
3	PUCR13	0	R/W	
2	PUCR12	0	R/W	
1	PUCR11	0	R/W	
0	PUCR10	0	R/W	

9.1.4 ポートモードレジスタ1(PMR1)

PMR1 は、ポート1 の各端子機能の切り替えを制御します。

ビット	ビット名	初期値	R/W	説 明
7~2	-	すべて 1	-	リザーブビット
				リードすると常に 1 が読み出されます。ライトは無効です。
1	AEVL	0	R/W	P11/AEVL 端子機能切り替え P11/AEVL 端子を P11 端子として使用するか、AEVL 端子として使用するかを設定します。 0:P11 入出力端子として機能 1:AEVL 入力端子として機能
0	AEVH	0	R/W	P10/AEVH 端子機能切り替え P10/AEVH 端子を P10 端子として使用するか、AEVH 端子として使用するかを設定します。 0:P10 入出力端子として機能 1:AEVH 入力端子として機能

9.1.5 端子機能

レジスタの設定値とポートの端子機能の関係は以下のとおりです。

P16/SCK4

SCSR4 の CKS3~0、PCR1 の PCR16 の組み合わせで、次のように切り替わります。

CKS3*1		0*1		
CKS2 ~ CKS0*1	B'111	以外*1	B'111* ¹	**1
PCR16	0	1	*	*
端子機能	P16 入力端子	P16 入力端子 P16 出力端子		SCK4 出力端子* ²

【注】 *: Don't care

- *1 F-ZTAT[™]版のみ対応します。
- *2 マスク ROM 版ではポート機能のみです。

• P15/TIOCB2

TMDR_2のMD1、MD0、TIOR_2のIOB3~IOB0、TCR_2のCCLR1、CCLR0によるTPUチャネル2の設定、PCR1のPCR15の組み合わせで、次のように切り替わります。

TPU チャネル 2 の設定	次表 (1)	次表 (2)		次表 (3)	
PCR15	-	0	1	0	1
端子機能	-	P15 入力端子	P15 出力端子	P15 入力端子	P15 出力端子
				TIOCB2 /	入力端子*

【注】 * MD1、MD0=B'00 かつ IOB3=1 の場合に TIOCB2 入力端子となります。 TIOCB2 入力端子として使用する場合には PCR15 を 0 に設定してください。



TPU チャネル 2 の設定	(2)	(3)	(1)		
MD1、MD0	B'00			B'10、B'01、B'11	
IOB3 ~ IOB0	B'0000	B'1xxx	B'0001 ~ B'0111	B'xxxx	
CCLR1、CCLR0	B'xx				
出力機能	- 設定禁止				

【注】 x: Don't care

P14/TIOCA2/TCLKC

TMDR_2 の MD1、MD0、TIOR_2 の IOA3 ~ IOA0、TCR_2 の CCLR1、CCLR0 による TPU チャネル 2 の設定、TCR_2 の TPSC2 ~ TPSC0、PCR1 の PCR14 の組み合わせで、次のように切り替わります。

TPU チャネル 2 の設定	下表 (1)	下表(2)			
PCR14	-	0	1		
端子機能	TIOCA2 出力端子	P14 入力端子	P14 出力端子		
		TIOCA2 入力端子* ¹			
	TCLKC 入力端子* ²				

TPU チャネル 2 の設定	(2)	(1)	(2)	(1)	(1)	(2)
MD1、MD0	B'00		B'1x	B'10	B'11	
IOA3 ~ IOA0	B'0000	B'0001 ~ B0011	B'xx00	B'xx00 以外	B'xx0	0 以外
	B'0100 B'0101 ~ B0111					
	B'1xxx					
CCLR1、CCLR0	-	-	-	-	B'01 以外	B'01
出力機能	-	アウトプット	-	PWM モード 1*3	PWM モード2	-
		コンペア出力		出力	出力	

【注】 x: Don't care

- *1 MD1、MD0=B'00 かつ IOA3=1 の場合に TIOCA2 入力端子となります。
 TIOCA2 を入力端子として使用する場合には PCR14 を 0 に設定してください。
- *2 TCR_2のTPSC2~TPSC0=B'110の場合にTCLKC入力端子となります。
 TCLKCを入力端子として使用する場合にはPCR14を0に設定してください。
- *3 TIOCB2 端子は出力禁止となります。

• P13/TIOCB1/TCLKB

TMDR_1 の MD1、MD0 ビット、TIOR_1 の IOB3 ~ IOB0 ビット、TCR_1 の CCLR1、CCLR0 ビットによる TPU チャネル 1 の設定、TCR_1、TCR_2 の TPSC2 ~ TPSC0 ビット、PCR1 の PCR13 の組み合わせで、次のように切り替わります。

TPU チャネル 1 の設定	下表 (1)	下表(2)		下表(3)	
PCR13	-	0	1	0	1
端子機能	-	P13 入力端子	P13 出力端子	P13 入力端子	P13 出力端子
		TIOCB1 入力端子			
		TCLKB 入力端子*			

TPU チャネル 1 の設定	(2)	(3)	(1)		
MD1、MD0		B'00 B'10, B'0			
IOB3 ~ IOB0	B'0000	B'1xxx	B'0001 ~ B'0111	B'xxxx	
CCLR1、CCLR0	B'xx				
出力機能	- 設定禁止				

【注】 x: Don't care

* TCR_1、TCR_2 のどちらかの設定が TPSC2 ~ TPSC0=B'101 の場合に TCLKB 入力端子となります。
TCLKB を入力端子として使用する場合には PCR13 を 0 に設定してください。

• P12/TIOCA1/TCLKA

TMDR_1 の MD1、MD0、TIOR_1 の IOA3 ~ IOA0、TCR_1 の CCLR1、CCLR0 による TPU チャネル 1 の設定、TCR_1、TCR_2 の TPSC2 ~ TPSC0、PCR1 の PCR12 の組み合わせで、次のように切り替わります。

TPU チャネル 1 の設定	次表 (1)	次表(2)			
PCR12	-	0	1		
端子機能	TIOCA1 出力端子	P12 入力端子 P12 出力端子			
	TIOCA1 入力端子*¹				
	TCLKA 入力端子* ²				

TPU チャネル 1 の設定	(2)	(1)	(2)	(1)	(1)	(2)
MD1、MD0	B'00		B'1x	B'10	B'11	
IOA3 ~ IOA0	B'0000 B'0001 ~ B'0011 B'0100 B'0101 ~ B'0111 B'1xxx		B'xx00	B'xx00 以外	B'xx00 以外	
CCLR1、CCLR0	-	-	-	-	B'01 以外 B'01	
出力機能	-	アウトプット コンペア出力	-	PWM モード 1* ³ 出力	PWMモード2 - 出力	

【注】 x: Don't care

*1 MD1、MD0=B'00 かつ IOA3=1 の場合に TIOCA1 入力端子となります。



TIOCA1 を入力端子として使用する場合には PCR12 を 0 に設定してください。

- *2 TCR_1、TCR_2 のどちらかの設定が TPSC2 ~ TPSC0=B'100 の場合に TCLKA 入力端子となります。
 TCLKA を入力端子として使用する場合には PCR12 を 0 に設定してください。
- *3 TIOCB1 端子は出力禁止となります。

• P11/AEVL

PMR1 の AEVL と PCR の PCR11 の組み合わせで、次のように切り替わります。

AEVL	(1	
PCR11	0	*	
端子機能	P11 入力端子	P11 出力端子	AEVL 入力端子

【注】 *: Don't care

• P10/AEVH

PMR1 の AEVH と PCR の PCR10 の組み合わせで、次のように切り替わります。

AEVH	(1	
PCR10	0	*	
端子機能	P10 入力端子	P10 出力端子	AEVH 入力端子

【注】 *: Don't care

9.1.6 入力プルアップ MOS

ポート 1 は、プログラムで制御可能な入力プルアップ MOS を内蔵しています。PCR1 が 0 にクリアされている 状態で PUCR1 に 1 をセットすると入力プルアップ MOS は ON 状態となります。また、入力プルアップ MOS は リセット時、OFF 状態になります。

(n=6~0)

PCR1n	(1
PUCR1n	0	*
入力プルアップ MOS	OFF	OFF

【注】 *: Don't care

9.2 ポート3

ポート 3 は、SCI4 の入出力端子、 $SCI3_2$ 入出力端子、IIC2 の入出力端子、RTC 出力端子と兼用の入出力ポートです。ポート 3 の各端子は、図 9.2 に示す構成になっています。




図 9.2 ポート 3 の端子構成

ポート3には以下のレジスタがあります。

- ポートデータレジスタ3 (PDR3)
- ポートコントロールレジスタ3(PCR3)
- ポートプルアップコントロールレジスタ3 (PUCR3)
- ポートモードレジスタ3 (PMR3)

9.2.1 ポートデータレジスタ 3 (PDR3)

PDR3 は、ポート3のデータを格納するレジスタです。

ビット	ビット名	初期値	R/W	説 明
7	P37	0	R/W	PCR3 が 1 のとき、ポート 3 のリードを行うと、PDR3 の値を直接リー
6	P36	0	R/W	ドします。そのため端子状態の影響を受けません。PCR3 が 0 のとき、
5	-	1	-	ポート3のリードを行うと、端子状態が読み出されます。
4	-	1	-	ビット 5~3 はリザーブビットです。リードすると常に 1 が読み出され
3	-	1	-	ます。ライトは無効です。
2	P32	0	R/W	
1	P31	0	R/W	
0	P30	0	R/W	

9.2.2 ポートコントロールレジスタ3(PCR3)

PCR3 は、ポート3の入出力をビットごとに制御します。

ビット	ビット名	初期値	R/W	説 明
7	PCR37	0	W	PCR3 に 1 をセットすると対応する P37、P36、P32~P30 端子は出力
6	PCR36	0	W	端子となり、0 にクリアすると入力端子となります。当該端子が汎用入
5	-	1	-	出力に設定されている場合には、PCR3 および PDR3 の設定が有効とな
4	-	1	-	ります。
3	-	1	-	本レジスタはライト専用です。リードした場合、各ビットは常に 1 が読み出されます。
2	PCR32	0	W	ビット 5 ~ 3 はリザーブビットです。ライトは無効です。
1	PCR31	0	W	COTO SIROS DESTES OF FIRMINGS
0	PCR30	0	W	

PUCR3 は、ポート3のプルアップ MOS をビットごとに制御します。

ビット	ビット名	初期値	R/W	説 明
7	PUCR37	0	R/W	PCR3 が 0 の状態で PUCR3 に 1 をセットすると対応するプルアップ
6	PUCR36	0	R/W	MOS は ON 状態となり、0 にクリアすると OFF 状態となります。
5		1		ビット 5~1 はリザーブビットです。リードすると常に 1 が読み出され
4		1		ます、ライトは無効です。
3		1		
2		1		
1		1		
0	PUCR30	0	R/W	

9.2.4 ポートモードレジスタ3(PMR3)

PMR3 は、ポート3の各端子機能の切り替えを制御します。

ビット	ビット名	初期值	R/W	説 明	
7~1	-	すべて 1	-	リザーブビット	
				リードすると常に 1 が読み出されます。ライトは無効です。	
0	TMOW	0	R/W	P30/SCK32/TMOW 端子機能切り替え	
				P30/SCK32/TMOW 端子を P30/SCK32 端子として使用するか、TMOW	
				端子として使用するかを設定します。	
				0:P30/SCK32 入出力端子として機能	
				1:TMOW 出力端子として機能	

9.2.5 端子機能

レジスタの設定値とポートの端子機能の関係は以下のとおりです。

• P37/SO4

SCR4 の TE と PCR3 の PCR37 の組み合わせで、次のように切り替わります。

TE*1	0	1 * ¹	
PCR37	0	*	
端子機能	P37 入力端子	P37 出力端子	SO4 出力端子*²

【注】 *: Don't care

- *1 F-ZTAT[™]版のみ対応
- *2 マスク ROM 版ではポート機能のみです。

P36/SI4

SCR4 の RE と PCR3 の PCR36 の組み合わせで、次のように切り替わります。

RE*1	0	1 * ¹	
PCR36	0	*	
端子機能	P36 入力端子	P36 出力端子	SI4 入力端子* ²

【注】 *: Don't care

- *1 F-ZTAT[™]版のみ対応
- *2 マスク ROM 版ではポート機能のみです。

• P32/TXD32/SCL

PCR3 の PCR32、ICRR1 の ICE、SCR32 の TE、と SPCR の SPC32 の組み合わせで、次のように切り替わります。

ICE		1		
SPC32	()	1	*
TE	7	+	*	*
PCR32	0 1		*	*
端子機能	P32 入力端子	P32 出力端子	TXD32 出力端子* ¹	SCL 入出力端子

【注】 *: Don't care

*1 SPC32 = 1 で TE = 0 の場合、マーク状態となり、TXD32 出力端子からは 1 が出力されます。

• P31/RXD32/SDA

PCR3 の PCR31、ICCR1 の ICE、SCR32 の RE の組み合わせで、次のように切り替わります。

ICE		1		
RE	0		1	*
PCR31	0	1	*	*
端子機能	P31 入力端子	P31 出力端子	RXD32 入力端子	SDA 入出力端子

【注】 *: Don't care

P30/SCK32/TMOW

PMR3 の TMOW と PCR3 の PCR30、SCR32 の CKE1、CKE0、SMR32 の COM の組み合わせで、次のように切り替わります。

TMOW	0					1
CKE1	0			1	*	
CKE0	0			1	*	*
СОМ	0		1	*	*	*
PCR30	0	1	*		*	*
端子機能	P30 入力端子	P30 出力端子	SCK32 出力端子		SCK32 入力端子	TMOW 出力端子

【注】 *: Don't care

9.2.6 入力プルアップ MOS

ポート 3 は、プログラムで制御可能な入力プルアップ MOS を内蔵しています。PCR3 が 0 にクリアされている 状態で PUCR3 に 1 をセットすると入力プルアップ MOS は ON 状態となります。また、入力プルアップ MOS は リセット時、OFF 状態になります。

(n=7, 6, 0)

PCR3n	(1	
PUCR3n	0	1	*
入力プルアップ MOS	OFF	ON	OFF

【注】 *: Don't care

9.3 ポート4

ポート 4 は、 $SCI3_1$ データ入出力端子、タイマ F 入出力端子と兼用の入出力ポートです。ポート 4 の各端子は、図 9.3 に示す構成になっています。




図 9.3 ポート 4 の端子構成

ポート4には以下のレジスタがあります。

- ポートデータレジスタ4 (PDR4)
- ポートコントロールレジスタ4(PCR4)
- ポートモードレジスタ4 (PMR4)

9.3.1 ポートデータレジスタ4(PDR4)

PDR4 は、ポート4のデータを格納するレジスタです。

ビット	ビット名	初期值	R/W	説 明
7~3		すべて 1		リザーブビット
				リードすると常に 1 が読み出されます。ライトは無効です。
2	P42	0	R/W	PCR4 が 1 のとき、ポート 4 のリードを行うと、PDR4 の値を直接リー
1	P41	0	R/W	ドします。そのため端子状態の影響を受けません。PCR4 が 0 のとき、
0	P40	0	R/W	ポート4のリードを行うと、端子状態が読み出されます。

9.3.2 ポートコントロールレジスタ4(PCR4)

PCR4は、ポート4の入出力をビットごとに制御します。

ビット	ビット名	初期値	R/W	説 明
7~3		すべて 1		リザーブビット
				リードすると常に 1 が読み出されます。ライトは無効です。
2	PCR42	0	W	PCR4 に 1 をセットすると対応する P42~P40 端子は出力端子となり、
1	PCR41	0	W	0 にクリアすると入力端子となります。当該端子が汎用入出力に設定さ
0	PCR40	0	w	れている場合には、PCR4 および PDR4 の設定が有効となります。本レジスタはライト専用です。リードした場合各ビットは常に 1 が読み出されます。

9.3.3 ポートモードレジスタ4(PMR4)

ビット	ビット名	初期値	R/W	説 明	
7~3	-	すべて 1	-	リザーブビット	
				リードすると常に 1 が読み出されます。ライトは無効です。	
2	TMOFH	0	R/W	P42/TXD31/IrTXD/TMOFH 端子機能切り替え	
				P42/TXD31/IrTXD/TMOFH 端子を P42 端子または TXD31/IrTXD 端子と	
				して使用するか、TMOFH 端子として使用するかを設定します。	
				0:P42 入出力端子または TXD31/IrTXD 出力端子として機能	
				1:TMOFH 出力端子として機能	
1	TMOFL	0	R/W	P41/RXD31/lrRXD/TMOFL 端子機能切り替え	
				P41/RXD31/IrRXD/TMOFL 端子を P41 端子または RXD31/IrRXD 端子と	
				して使用するか、TMOFL 端子として使用するかを設定します。	
				0:P41 入出力端子または RXD31/lrRXD 入力端子として機能	
				1:TMOFL 出力端子として機能	
0	TMIF	0	R/W	P40/SCK31/TMIF 端子機能切り替え	
				P40/SCK31/TMIF 端子を P40/SCK31 端子として使用するか、TMIF 端	
				子として使用するかを設定します。	
				0:P40/SCK31 入出力端子として機能	
				1:TMIF 出力端子として機能	

9.3.4 端子機能

レジスタの設定値とポートの端子機能の関係は以下のとおりです。

• P42/TXD31/IrTXD/TMOFH

PMR4 の TMOFH、PCR4 の PCR42、IrCR の IrE、SCR3 の TE、SPCR の SPC31 の組み合わせで、次のように切り替わります。

TMOFH		1			
SPC31	0			*	
TE	*			*	
IrE	*		0	1	*
PCR42	0	1	*	*	*
端子機能	P42 入力端子	P42 出力端子	TXD31 出力端子	IrTXD 出力端子* ¹	TMOFH 出力端子

【注】 *: Don't care

*1 SPC31 = 1 で TE = 0 の場合、マーク状態となり、TXD32 出力端子からは 1、IrTXD 出力端子からは 0 が出力されます。

• P41/RXD31/IrRXD/TMOFL

PMR4 の TMOFL、PCR4 の PCR41、IrCR の IrE、SCR3 の RE の組み合わせで、次のように切り替わります。

TMOFL		1			
RE	()	1	*	
IrE	2	*	0	1	*
PCR41	0	1	*	*	*
端子機能	P41 入力端子	P41 出力端子	RXD31 入力端子	IrRXD 入力端子	TMOFL 出力端子

【注】 *: Don't care

• P40/SCK31/TMIF

PMR4の TMIF、PCR4の PCR40、SCR3の CKE1、CKE0、SMR3の COM の組み合わせで、次のように切り替わります。

TMIF		0							
CKE1		0 1							
CKE0		0		1	0	1	*		
СОМ	(0	1	*	*	*	*		
PCR40	0	1	7	*		*	*		
端子機能	P40 入力端子	P40出力端子	SCK31 出力端子		SCK31 入力端子	設定禁止	TMIF 入力 端子		

【注】 *: Don't care

9.4 ポート5

ポート 5 は、ウェイクアップ割り込み入力端子、LCD セグメント出力端子と兼用の入出力ポートです。ポート 5 の各端子は、図 9.4 に示す構成になっています。




図 9.4 ポート 5 の端子構成

ポート5には以下のレジスタがあります。

- ポートデータレジスタ5 (PDR5)
- ポートコントロールレジスタ5 (PCR5)
- ポートプルアップコントロールレジスタ5 (PUCR5)
- ポートモードレジスタ5 (PMR5)

9.4.1 ポートデータレジスタ 5 (PDR5)

PDR5 は、データを格納するレジスタです。

ビット	ビット名	初期値	R/W	説 明
7	P57	0	R/W	PCR5 が 1 のとき、ポート 5 のリードを行うと、PDR5 の値を直接リー
6	P56	0	R/W	ドします。そのため端子状態の影響を受けません。PCR5 が 0 のとき、
5	P55	0	R/W	ポート5のリードを行うと、端子状態が読み出されます。
4	P54	0	R/W	
3	P53	0	R/W	
2	P52	0	R/W	
1	P51	0	R/W	
0	P50	0	R/W	

9.4.2 ポートコントロールレジスタ5(PCR5)

PCR5は、ポート5の入出力をビットごとに制御します。

ビット	ビット名	初期値	R/W	説 明
7	PCR57	0	W	PCR5 に 1 をセットすると対応する P57~P50 端子は出力端子となり、
6	PCR56	0	W	0 にクリアすると入力端子となります。当該端子が汎用入出力に設定さ
5	PCR55	0	W	れている場合には、PCR5 および PDR5 の設定が有効となります。本レ
4	PCR54	0	W	ジスタはライト専用です。リードした場合各ビットは常に 1 が読み出さ ゕ++
3	PCR53	0	W	れます。
2	PCR52	0	W	
1	PCR51	0	W	
0	PCR50	0	W	

PUCR5 は、ポート 5 のプルアップ MOS をビットごとに制御します。

ビット	ビット名	初期値	R/W	説明
7	PUCR57	0	R/W	PCR5 が 0 の状態で PUCR5 に 1 をセットすると対応するプルアップ
6	PUCR56	0	R/W	MOS は ON 状態となり、0 にクリアすると OFF 状態となります。
5	PUCR55	0	R/W	
4	PUCR54	0	R/W	
3	PUCR53	0	R/W	
2	PUCR52	0	R/W	
1	PUCR51	0	R/W	
0	PUCR50	0	R/W	

9.4.4 ポートモードレジスタ 5 (PMR5)

PMR5は、ポート5の各端子機能の切り替えを制御します。

ビット	ビット名	初期値	R/W	説 明
7	WKP7	0	R/W	P5n/WKPn/SEGn+1 端子機能切り替え
6	WKP6	0	R/W	P5n/WKPn/SEGn+1 端子を SEGn+1 端子として使用しない場合に、P5n
5	WKP5	0	R/W	端子として使用するか、WKPn 端子として使用するかを設定します。
4	WKP4	0	R/W	0:P5n 入出力端子として機能
3	WKP3	0	R/W	1:WKPn 入力端子として機能
2	WKP2	0	R/W	(n = 7 ~ 0)
1	WKP1	0	R/W	
0	WKP0	0	R/W	

【注】 SEGn+1 としての使用については、「19.3.1 LCD ポートコントロールレジスタ(LPCR)」を参照してください。



9.4.5 端子機能

レジスタの設定値とポートの端子機能の関係は以下のとおりです。

• P57/WKP7/SEG8 ~ P54/WKP4/SEG5

PMR5 の WKPn、PCR5 の PCR5n、および LPCR の SGS3~SGS0 の組み合わせで、次のように切り替わります。

 $(n = 7 \sim 4)$

SGS3 ~ SGS0	B'0010	B'0010、B'0011、		
	B'0110、	B'0100、B'0101、		
		B'0110、B'0111、		
		B'1000、B'1001		
WKPn	()	1	*
PCR5n	0	1	*	*
端子機能	P5n 入力端子	P5n 出力端子	WKPn 入力端子	SEGn+1 出力端子

【注】 *: Don't care

• P53/WKP3/SEG4 ~ P50/WKP0/SEG1

PMR5 の WKPm、PCR5 の PCR5m、および LPCR の SGS3~SGS0 の組み合わせで、次のように切り替わります。

($m = 3 \sim 0$)

SGS3~SGS0	B'000	B'0001、B'0010、		
	B'0101、	B'0011、B'0100、		
		B'0101、B'0110、		
		B'0111、B'1000		
WKPm	()	1	*
PCR5m	0	1	*	*
端子機能	P5m 入力端子	P5m 出力端子	WKPm 入力端子	SEGm+1 出力端子

【注】 *: Don't care

9.4.6 入力プルアップ MOS

ポート 5 は、プログラムで制御可能な入力プルアップ MOS を内蔵しています。PCR5 が 0 にクリアされている 状態で PUCR5 に 1 をセットすると入力プルアップ MOS は ON 状態となります。また、入力プルアップ MOS は リセット時、OFF 状態になります。

 $(n = 7 \sim 0)$

PCR5n	(1	
PUCR5n	0	*	
入力プルアップ MOS	OFF	ON	OFF

【注】 *: Don't care

9.5 ポート6

ポート 6 は、LCD セグメント出力端子と兼用の入出力ポートです。ポート 6 の各端子は、図 9.5 に示す構成になっています。




図 9.5 ポート 6 の端子構成

ポート6には以下のレジスタがあります。

- ポートデータレジスタ6 (PDR6)
- ポートコントロールレジスタ6 (PCR6)
- ポートプルアップコントロールレジスタ6 (PUCR6)

9.5.1 ポートデータレジスタ 6 (PDR6)

PDR6は、ポート6のデータを格納するレジスタです。

ビット	ビット名	初期値	R/W	説 明
7	P67	0	R/W	PCR6 が 1 のとき、ポート 6 のリードを行うと、PDR6 の値を直接リー
6	P66	0	R/W	ドします。そのため端子状態の影響を受けません。PCR6 が 0 のとき、
5	P65	0	R/W	ポート6のリードを行うと、端子状態が読み出されます。
4	P64	0	R/W	
3	P63	0	R/W	
2	P62	0	R/W	
1	P61	0	R/W	
0	P60	0	R/W	

9.5.2 ポートコントロールレジスタ 6 (PCR6)

PCR6は、ポート6の入出力をビットごとに制御します。

ビット	ビット名	初期値	R/W	説 明
7	PCR67	0	W	PCR6 に 1 をセットすると対応する P67~P60 端子は出力端子となり、
6	PCR66	0	W	0 にクリアすると入力端子となります。当該端子が汎用入出力に設定さ
5	PCR65	0	W	れている場合には、PCR6 および PDR6 の設定が有効となります。本レ
4	PCR64	0	W	ジスタはライト専用です。リードした場合各ビットは常に 1 が読み出さ ++++
3	PCR63	0	W	れます。
2	PCR62	0	W	
1	PCR61	0	W	
0	PCR60	0	W	

PUCR6は、ポート6のプルアップ MOS をビットごとに制御します。

ビット	ビット名	初期值	R/W	説 明
7	PUCR67	0	R/W	PCR6 が 0 の状態で PUCR6 に 1 をセットすると対応するプルアップ
6	PUCR66	0	R/W	MOS は ON 状態となり、0 にクリアすると OFF 状態となります。
5	PUCR65	0	R/W	
4	PUCR64	0	R/W	
3	PUCR63	0	R/W	
2	PUCR62	0	R/W	
1	PUCR61	0	R/W	
0	PUCR60	0	R/W	

9.5.4 端子機能

レジスタの設定値とポートの端子機能の関係は以下のとおりです。

• P67/SEG16 ~ P64/SEG13

PCR6 の PCR6n と LPCR の SGS3~SGS0 の組み合わせで、次のように切り替わります。

 $(n = 7 \sim 4)$

SGS3~SGS0	B'0100、B'0101、	B'0100、B'0101、	
	B'1000、B'1001、B	B'0110、B'0111、	
		B'1000、B'1001、	
		B'1010、B'1011	
PCR6n	0	1	*
端子機能	P6n 入力端子	P6n 出力端子	SEGn+9 出力端子

【注】 *: Don't care

• P63/SEG12 ~ P60/SEG9

PCR6 の PCR6m と LPCR の SGS3~SGS0 の組み合わせで、次のように切り替わります。

($m = 3 \sim 0$)

SGS3 ~ SGS0	B'0011、B'0100、	B'0011、B'0100、	
	B'0111、B'1000、B	B'0101、B'0110、	
		B'0111、B'1000、	
		B'1001、B'1010	
PCR6m	0	1	*
端子機能	P6m 入力端子	P6m 出力端子	SEGm+9 出力端子

【注】 *: Don't care

9.5.5 入力プルアップ MOS

ポート 6 は、プログラムで制御可能な入力プルアップ MOS を内蔵しています。 PCR6 が 0 にクリアされている 状態で PUCR6 に 1 をセットすると入力プルアップ MOS は ON 状態となります。また、入力プルアップ MOS は リセット時、OFF 状態になります。

 $(n = 7 \sim 0)$

PCR6n	(1	
PUCR6n	0	*	
入力プルアップ MOS	OFF	ON	OFF

【注】 *: Don't care

9.6 ポート7

ポート 7 は、LCD セグメント出力端子と兼用の入出力ポートです。ポート 7 の各端子は、図 9.6 に示す構成になっています。




図 9.6 ポート 7 の端子構成

ポート7には以下のレジスタがあります。

- ポートデータレジスタ7 (PDR7)
- ポートコントロールレジスタ7(PCR7)

9.6.1 ポートデータレジスタ7(PDR7)

PDR7は、ポート7のデータを格納するレジスタです。

ビット	ビット名	初期値	R/W	説 明
7	P77	0	R/W	PCR7 が 1 のとき、ポート 7 のリードを行うと、PDR7 の値を直接リー
6	P76	0	R/W	ドします。そのため端子状態の影響を受けません。PCR7 が 0 のとき、
5	P75	0	R/W	ポート7のリードを行うと、端子状態が読み出されます。
4	P74	0	R/W	
3	P73	0	R/W	
2	P72	0	R/W	
1	P71	0	R/W	
0	P70	0	R/W	

9.6.2 ポートコントロールレジスタ7(PCR7)

PCR7は、ポート7の入出力をビットごとに制御します。

ビット	ビット名	初期値	R/W	説 明
7	PCR77	0	W	PCR7 に 1 をセットすると対応する P77~P70 端子は出力端子となり、
6	PCR76	0	W	0 にクリアすると入力端子となります。当該端子が汎用入出力に設定さ
5	PCR75	0	W	れている場合には、PCR7 および PDR7 の設定が有効となります。本レ
4	PCR74	0	W	ジスタはライト専用です。リードした場合各ビットは常に 1 が読み出さ
3	PCR73	0	W	れます。
2	PCR72	0	W	
1	PCR71	0	W	
0	PCR70	0	W	

9.6.3 端子機能

レジスタの設定値とポートの端子機能の関係は以下のとおりです。

• P77/SEG24 ~ P74/SEG21

PCR7 の PCR7n と LPCR の SGS3~SGS0 の組み合わせで、次のように切り替わります。

 $(n = 7 \sim 4)$

SGS3~SGS0	B'0110、B'0111、	B'0110、B'0111、	
	B'1010、B'1011、B	B'1000、B'1001、	
		B'1010、B'1011、	
		B'1100、B'1101	
PCR7n	0	*	
端子機能	P7n 入力端子	P7n 出力端子	SEGn+17 出力端子

【注】 *: Don't care

• P73/SEG20 ~ P70/SEG17

PCR7 の PCR7m と LPCR の SGS3~SGS0 の組み合わせで、次のように切り替わります。

 $(m = 3 \sim 0)$

SGS3 ~ SGS0	B'0101、B'0110、	B'0101、B'0110、	
	B'1001、B'1010、B	B'0111、B'1000、	
		B'1001、B'1010、	
		B'1011、B'1100	
PCR7m	0	*	
端子機能	P7m 入力端子	P7m 出力端子	SEGm+17 出力端子

【注】 *: Don't care

9.7 ポート8

ポート 8 は、LCD セグメント出力端子と兼用の入出力ポートです。ポート 8 の端子は、図 9.7 に示す構成になっています。




図 9.7 ポート 8 の端子構成

ポート8には以下のレジスタがあります。

- ポートデータレジスタ8 (PDR8)
- ポートコントロールレジスタ8 (PCR8)

9.7.1 ポートデータレジスタ8(PDR8)

PDR8 は、ポート 8 の端子を格納するレジスタです。

ビット	ビット名	初期値	R/W	説 明
7	P87	0	R/W	PCR8 が 1 のとき、ポート 8 のリードを行うと、PDR8 の値を直接リー
6	P86	0	R/W	ドします。そのため端子状態の影響を受けません。PCR8 が 0 のとき、
5	P85	0	R/W	ポート8のリードを行うと、端子状態が読み出されます。
4	P84	0	R/W	
3	P83	0	R/W	
2	P82	0	R/W	
1	P81	0	R/W	
0	P80	0	R/W	

9.7.2 ポートコントロールレジスタ8(PCR8)

PCR8は、ポート8の入出力をビットごとに制御します。

ビット	ビット名	初期値	R/W	説 明
7	PCR87	0	W	PCR8 に 1 をセットすると対応する P87~P80 端子は出力端子となり、
6	PCR86	0	W	0 にクリアすると入力端子となります。当該端子が汎用入出力に設定さ
5	PCR85	0	W	れている場合には、PCR8 および PDR8 の設定が有効となります。
4	PCR84	0	W	本レジスタはライト専用です。リードした場合各ビットは常に 1 が読み
3	PCR83	0	W	出されます。
2	PCR82	0	W	
1	PCR81	0	W	
0	PCR80	0	W	

9.7.3 端子機能

レジスタの設定値とポートの端子機能の関係は以下のとおりです。

• P87/SEG32 ~ P84/SEG29

PCR8 の PCR8n と LPCR の SGS3~SGS0 の組み合わせで、次のように切り替わります。

 $(n = 7 \sim 4)$

SGS3~SGS0	B'1000、B'1001、	B'1000、B'1001、B'1010、
	B'1100、B'1101、B	B'1011、B'1100、B'1101、 B'1110、B'1111
PCR8n	0	*
端子機能	P8n 入力端子	SEGn+25 出力端子

【注】 *: Don't care

• P83/SEG28 ~ P80/SEG25

PCR8 の PCR8m と LPCR の SGS3~SGS0 の組み合わせで、次のように切り替わります。

 $(m = 3 \sim 0)$

SGS3 ~ SGS0	B'0111、B'1000、	B'0111、B'1000、
	B'1011、B'1100、B	B'1001、B'1010、
		B'1011、B'1100、
		B'1101、B'1110
PCR8m	0	*
端子機能	P8m 入力端子	SEGm+25 出力端子

【注】 *: Don't care

9.8 ポート9

ポート9は、外部割り込み入力端子、PWM 出力端子と兼用の入出力ポートです。ポート9の各端子は、図 9.8 に示す構成になっています。




図 9.8 ポート 9 の端子構成

ポート9には以下のレジスタがあります。

- ポートデータレジスタ9 (PDR9)
- ポートコントロールレジスタ9 (PCR9)
- ポートモードレジスタ9 (PMR9)

9.8.1 ポートデータレジスタ 9 (PDR9)

PDR9 は、ポート9のデータを格納するレジスタです。

ビット	ビット名	初期値	R/W	説 明
7 ~ 4		すべて 1		リザーブビット
				リードすると常に 1 が読み出されます。ライトは無効です。
3	P93	1	R/W	PCR9 が 1 のとき、ポート 9 のリードを行うと、PDR9 の値を直接リー
2	P92	1	R/W	ドします。そのため端子状態の影響を受けません。PCR9 が 0 のとき、
1	P91	1	R/W	ポート9のリードを行うと、端子状態が読み出されます。
0	P90	1	R/W	

9.8.2 ポートコントロールレジスタ 9 (PCR9)

PCR9は、ポート9の入出力をビットごとに制御します。

ビット	ビット名	初期値	R/W	説 明
7~4		すべて 1		リザーブビット
				リードすると常に 1 が読み出されます。ライトは無効です。
3	PCR93	0	W	PCR9 に 1 をセットすると対応する端子は出力端子となり、0 にクリア
2	PCR92	0	W	すると入力端子となります。当該端子が汎用入出力に設定されている場
1	PCR91	0	W	合には、PCR9 および PDR9 の設定が有効となります。
0	PCR90	0	W	本レジスタはライト専用です。リードした場合各ビットは常に 1 が読み
				出されます

9.8.3 ポートモードレジスタ9(PMR9)

PMR9は、ポート9の端子機能の切り替えを制御します。

ビット	ビット名	初期値	R/W	説 明		
7 ~ 4	-	すべて 1	-	リザーブビット		
				リードすると常に 1 が読み出されます。ライトは無効です。		
3	-	0	R/W	リザーブビット		
				リード / ライト可能ですが、1 をライトしないでください。		
2	IRQ4	0	R/W	P92/IRQ4 端子切り替え		
				P92/ĪRQ4 端子を P92 端子として使用するか、ĪRQ4 端子として使用す		
				るか設定します。		
				0:P92 入出力端子として機能		
				1:IRQ4 入力端子として機能		
1	PWM2	0	R/W	P9n/PWMn+1 端子機能切り替え		
0	PWM1	0	R/W	P9n/PWMn+1 端子を P9n 端子として使用するか、PWMn+1 端子として		
				使用するか設定します。 (n=1、0)		
				0:P9n 入出力端子として機能		
				1:PWMn+1 出力端子として機能		

9.8.4 端子機能

レジスタの設定値とポートの端子機能の関係は以下のとおりです。

• P93

PCR9 の PCR93 により次のように切り替わります。

PCR93	0	1
端子機能	P93 入力端子	P93 出力端子

P92/IRQ4

PMR9 の IRQ4、PCR9 の PCR92 の組み合わせで、次のように切り替わります。

IRQ4	()	1		
PCR92	0	1	0	1	
端子機能	P92 入力端子	P92 出力端子	IRQ4 入力端子	設定禁止	

• P91/PWM2 ~ P90/PWM1

PMR9 の PWMn+1、PCR9 の PCR9n の組み合わせで、次のように切り替わります。

(n=1,0)

PWMn+1	()	1
PCR9n	0	1	*
端子機能	P9n 入力端子	P9n 出力端子	PWMn+1 出力端子

【注】 *: Don't care

9.9 ポートA

ポート A は、LCD コモン出力端子と兼用の入出力ポートです。ポート A の各端子は、図 9.9 に示す構成になっています。




図 9.9 ポート A の端子構成

ポート A には以下のレジスタがあります。

- ポートデータレジスタA (PDRA)
- ポートコントロールレジスタA(PCRA)

9.9.1 ポートデータレジスタ A (PDRA)

PDRA は、ポート A のデータを格納するレジスタです。

ビット	ビット名	初期値	R/W	説 明
7~4		すべて 1		リザーブビット
				リードすると常に 1 が読み出されます。ライトは無効です。
3	PA3	0	R/W	PCRA が 1 のとき、ポート A のリードを行うと、PDRA の値を直接リー
2	PA2	0	R/W	ドします。そのため端子状態の影響を受けません。PCRA が 0 のとき、
1	PA1	0	R/W	ポート A のリードを行うと、端子状態が読み出されます。
0	PA0	0	R/W	

9.9.2 ポートコントロールレジスタ A(PCRA)

PCRA は、ポート A の入出力をビットごとに制御します。

ビット	ビット名	初期値	R/W	説 明
7~4		すべて 1		リザーブビット
				リードすると常に 1 が読み出されます。ライトは無効です。
3	PCRA3	0	W	PCRA に 1 をセットすると対応する PA3~PA0 端子は出力端子となり、
2	PCRA2	0	W	0 にクリアすると入力端子となります。当該端子が汎用入出力に設定さ
1	PCRA1	0	W	れている場合には、PCRA および PDRA の設定が有効となります。
0	PCRA0	0	W	本レジスタはライト専用です。リードした場合各ビットは常に 1 が読み 出されます。

9.9.3 端子機能

レジスタの設定値とポートの端子機能の関係は以下のとおりです。

PA3/COM4

PCRA の PCRA3 と LPCR の DTS1、DTS0、CMX、SGS3~SGS0 の組み合わせで、次のように切り替わります。

DTS1、DTS0、CMX	د	k	B'000、B'010、 B'10 * 以外	B'000、B'01	10、B'10*	
SGS3~SGS0	B'0	000	B'0000 以外			
PCRA3	0 1		*	0	1	
端子機能	PA3 入力端子*' PA3 出力端子*'		COM4 出力端子	オープンとしてく ださい* ²	オープンとしてく ださい* ²	

【注】 *: Don't care

- *1 ポートの電源は Vcc レベルとなります。
- *2 ポートの電源は LCD 駆動電源電圧レベルとなります。

PA2/COM3

PCRA の PCRA2 と LPCR の DTS1、DTS0、CMX、SGS3~SGS0 の組み合わせで、次のように切り替わります。

DTS1, DTS0, CMX	7	*	B'000、B'010 以外	B'000、	B'010
SGS3~SGS0	B'0000		B'0000 以外		
PCRA2	0 1		*	0	1
端子機能	PA2 入力端子* ¹	PA2 出力端子* ¹	COM3 出力端子	オープンとしてく ださい* ²	オープンとしてく ださい* ²

【注】 *: Don't care

- *1 ポートの電源は Vcc レベルとなります。
- *2 ポートの電源は LCD 駆動電源電圧レベルとなります。

• PA1/COM2

PCRA の PCRAI と LPCR の DTS1、DTS0、CMX、SGS3~SGS0 の組み合わせで、次のように切り替わります。

DTS1、DTS0、CMX	7	+	B'000 以外	B'000	
SGS3~SGS0	B'0	000	B'0000 以外		
PCRA1	0 1		*	0	1
端子機能	PA1 入力端子* ¹	PA1 出力端子* ¹	COM2 出力端子	オープンとしてく ださい* ²	オープンとしてく ださい* ²

【注】 *: Don't care

- *1 ポートの電源は Vcc レベルとなります。
- *2 ポートの電源は LCD 駆動電源電圧レベルとなります。

• PA0/COM1

PCRA の PCRA0 と LPCR の DTS1、DTS0、CMX、SGS3~SGS0 の組み合わせで、次のように切り替わります。

DTS1、DTS0、CMX	*				
SGS3~SGS0	B'0	B'0000 以外			
PCRA0	0	*			
端子機能	PA0 入力端子	PA0 出力端子	COM1 出力端子		

【注】 *: Don't care

9.10 ポートB

ポート B は、割り込み入力端子、アナログ入力端子と兼用の入力専用ポートです。ポート B の各端子は、図 9.10 に示す構成になっています。




図 9.10 ポート B の端子構成

ポートBには以下のレジスタがあります。

- ポートデータレジスタB(PDRB)
- ポートモードレジスタB (PMRB)

9.10.1 ポートデータレジスタ B (PDRB)

PDRB は、ポート B のデータを格納するレジスタです。

ビット	ビット名	初期値	R/W	説 明
7	PB7	不定	R	PDRB をリードすると常に各端子の状態が読み出されます。ただし、A/D
6	PB6	不定	R	変換器の AMR の CH3~CH0 によりアナログ入力チャネルが選択されて
5	PB5	不定	R	いる端子をリードすると入力電圧に関係なく 0 が読み出されます。
4	PB4	不定	R	
3	PB3	不定	R	
2	PB2	不定	R	
1	PB1	不定	R	
0	PB0	不定	R	

9.10.2 ポートモードレジスタB(PMRB)

PMRB は、ポート B 端子機能の切り替えを制御します。

ビット	ビット名	初期値	R/W	説 明
7~5		すべて1		リザーブビット
				リードすると常に 1 が読み出されます。ライトは無効です。
4	ADTSTCHG	0	R/W	TEST/ADTRG 端子機能切り替え
				TEST/ADTRG 端子を TEST 端子として使用するか、ADTRG 端子とし
				て使用するか設定します。
				0 : TEST 端子として機能
				1 : ADTRG 入力端子として機能
				ADTRG 入力端子の設定については「18.4.2 外部トリガタイミング」
				を参照してください。
3		1		リザーブビット
				リードすると常に 1 が読み出されます。ライトは無効です。
2	IRQ3	0	R/W	PB2/AN2/ĪRQ3 端子切り替え
				PB2/AN2/ĪRQ3 端子を PB2/AN2 端子として使用するか、ĪRQ3 端子とし
				て使用するか設定します。
				0:PB2/AN2 入力端子として機能
				1: IRQ3 入力端子として機能
1	IRQ1	0	R/W	PB1/AN1/IRQ1 端子切り替え
				PB1/AN1/ IRQ1 端子を PB1/AN1 端子として使用するか、 IRQ1 端子とし
				て使用するか設定します。
				0 : PB1/AN1 入力端子として機能
				1 : ĪRQT 入力端子として機能
0	IRQ0	0	R/W	PB0/AN0/ĪRQ0 端子切り替え
				PB0/AN0/ĪRQ0 端子を PB0/AN0 端子として使用するか、ĪRQ0 端子とし
				て使用するか設定します。
				0:PB0/AN0 入力端子として機能
				1 : ĪRQ0 入力端子として機能

9.10.3 端子機能

レジスタの設定値とポートの端子機能の関係は以下のとおりです。

PB7/AN7

AMR の CH3~CH0 により次のように切り替わります。

CH3 ~ CH0	B'1011 以外	B'1011
端子機能	PB7 入力端子	AN7 入力端子

PB6/AN6

AMR の CH3 ~ CH0 により次のように切り替わります。

CH3 ~ CH0	B'1010 以外	B'1010
端子機能	PB6 入力端子	AN6 入力端子

PB5/AN5

AMR の CH3~CH0 により次のように切り替わります。

CH3 ~ CH0	B'1001 以外	B'1001
端子機能	PB5 入力端子	AN5 入力端子

• PB4/AN4

AMR の CH3~CH0 により次のように切り替わります。

CH3 ~ CH0	B'1000 以外	B'1000
端子機能	PB4 入力端子	AN4 入力端子

PB3/AN3

AMR の CH3~CH0 により次のように切り替わります。

CH3 ~ CH0	B'0111 以外	B'0111
端子機能	PB3 入力端子	AN3 入力端子

• PB2/AN2/IRQ3

AMR の CH3 ~ CH0、PMRB の IRQ3 の組み合わせで、次のように切り替わります。

IRQ3	0		1
CH3 ~ CH0	B'0110 以外	B'0110	*
端子機能	PB2 入力端子	AN2 入力端子	ĪRQ3 入力端子

【注】 *: Don't care

• PB1/AN1/IRQ1

AMR の CH3 ~ CH0、PMRB の IRQ1 の組み合わせで、次のように切り替わります。

IRQ1	()	1
CH3 ~ CH0	B'0101 以外	B'0101	*
端子機能	PB1 入力端子	AN1 入力端子	IRQ1 入力端子

【注】 *: Don't care

• PB0/AN0/IRQ0

AMR の CH3 ~ CH0、PMRB の IRQ0 の組み合わせで、次のように切り替わります。

IRQ0	()	1
CH3 ~ CH0	B'0100 以外	B'0100	*
端子機能	PB0 入力端子	AN0 入力端子	IRQ0 入力端子

【注】 *: Don't care

9.11 入出力データの反転

9.11.1 シリアルポートコントロールレジスタ (SPCR)

SPCR は、RXD 端子 (IrRXD 端子)と TXD 端子 (IrTXD 端子)の入出力データ反転切り替えを行います。 図 9.11 に入出力データ反転機能を示します。




図 9.11 入出力データ反転機能

ビット	ビット名	初期値	R/W	説 明
7		1		リザーブビット
6		1		リードすると常に 1 が読み出されます。ライトは無効です。
5	SPC32	0	R/W	P32/TXD32/SCL 端子切り替え
				P32/TXD32/SCL 端子を P32/SCL 端子として使用するか、TXD32 端子 として使用するかを設定します。
				0:P32/SCL 入出力端子として機能
				1:TXD32 出力端子として機能*
				【注】 * 本ビットを 1 に設定した後に SCR32 の TE32 ビットを設定してください。
4	SPC31	0	R/W	P42/TXD31/lrTXD/TMOFH 端子切り替え
				P42/TXD31/lrTXD/TMOFH 端子を P42/TMOFH 端子として使用するか TXD31/lrTXD 端子として使用するかを設定します。
				0:P42 入出力端子または TMOFH 出力端子として機能
				1:TXD31/lrTXD 出力端子として機能*
				【注】 * 本ビットを 1 に設定した後に SCR3 の TE ビットを設定してください。
3	SCINV3	0	R/W	TXD32 端子出力データ反転切り替え
				TXD32 端子の出力データの極性を反転するか、しないかの切り替えを 設定します。
				0:TXD32端子の出力データを反転しない
				1:TXD32 端子の出力データを反転する

ビット	ビット名	初期値	R/W	説 明
2	SCINV2	0	R/W	RXD32 端子入力データ反転切り替え
				RXD32 端子の入力データの極性を反転するか、しないかの切り替えを 設定します。
				0:RXD32端子の入力データを反転しない
				1:RXD32 端子の入力データを反転する
1	SCINV1	0	R/W	TXD31/lrTXD 端子出力データ反転切り替え
				TXD31/lrTXD 端子の出力データの極性を反転するか、しないかの切り替
				えを設定します。
				0:TXD31/lrTXD 端子の出力データを反転しない
				1:TXD31/lrTXD 端子の出力データを反転する
0	SCINV0	0	R/W	RXD31/IrRXD 端子入力データ反転切り替え
				RXD31/IrRXD 端子の入力データの極性を反転するか、しないかの切り
				替えを設定します。
				0:RXD31/IrRXD 端子の入力データを反転しない
				1:RXD31/lrRXD 端子の入力データを反転する

【注】 シリアルポートコントロールレジスタを書き替えると、それまで入力または出力されていたデータが書き替えた直後に 反転され、有効ではないデータの変化が入出力されます。シリアルポートコントロールレジスタを書き替える際には、 データ変化を無効にする状態で、書き替えてください。

9.12 使用上の注意事項

9.12.1 未使用端子の処理

ユーザシステムで使用していない入出力端子がフローティングの場合、フローティング端子はプルアップまたはプルダウンしてください。

- 未使用端子が入力設定の場合は下記のいずれかの設定を推奨します。
- 1. 内蔵プルアップMOSでVccにプルアップ
- 2. 外部に100k 程度の抵抗をつけてVccにプルアップ
- 3. 外部に100k 程度の抵抗をつけてVssにプルダウン
- 4. A/D変換器の端子と兼用している端子は、外部に100k 程度の抵抗をつけてAVccにプルアップ
- 未使用端子が出力設定の場合は下記のいずれかの設定を推奨します。
- 1. 未使用端子をHighレベル出力にし、外部に100k 程度の抵抗をつけてVccにプルアップ
- 2. 未使用端子をLowレベル出力にし、外部に100k 程度の抵抗をつけてGNDにプルダウン

10. リアルタイムクロック(RTC)

リアルタイムクロック(RTC: Real Time Clock)は、1 秒から 1 週間までの時間をカウントできるタイマです。また、割り込みは 0.25 秒から 1 週間まで発生させることができます。RTC のブロック図を図 10.1 に示します。

10.1 特長

秒、分、時、および曜日をカウント

スタート/ストップ機能

リセット機能

BCDコードによるリード/ライト可能な秒、分、時、および曜日カウンタ

周期(0.25秒、0.5秒、1秒、分、時、日、週)割り込み

8ビットフリーランニングカウンタ

クロックソースの選択

モジュールスタンパイモードにより、未使用時はモジュール単体でスタンパイモードに設定可能になります。 (詳細は、「6.4 モジュールスタンパイ機能」を参照してください。)




図 10.1 RTC のブロック図

10.2 入出力端子

RTC の入出力端子を表 10.1 に示します。

表 10.1 端子構成

名称	略称	入出力	機能
クロック出力	TMOW	出力	RTC 分周クロック出力端子

10.3 レジスタの説明

RTC には以下のレジスタがあります。

- 秒データレジスタ / フリーランカウンタデータレジスタ (RSECDR)
- 分データレジスタ (RMINDR)
- 時データレジスタ (RHRDR)
- 曜日データレジスタ(RWKDR)
- RTCコントロールレジスタ1 (RTCCR1)
- RTCコントロールレジスタ2(RTCCR2)
- クロックソースセレクトレジスタ(RTCCSR)
- RTC割り込みフラグレジスタ(RTCFLG)

10.3.1 秒データレジスタ / フリーランカウンタデータレジスタ (RSECDR)

RSECDR は秒のカウントを行います。RSECDR は BCD コードで表され、0 から 59 までのカウントを行います。 またフリーランカウンタとして動作しているとき、8 ビットのカウンタデータの読み出しレジスタとなります。秒、 分、時、および曜日の読み取りについては「10.4.3 時刻読み出し手順」を参照してください。

ビット	ビット名	初期値	R/W	説 明
7	BSY	-	R	RTC ビジー
				秒、分、時、および曜日データレジスタの値を RTC が更新中(演算中)のとき、このピットは1にセットされます。このピットが0のときに秒、分、時および曜日データレジスタの値を採用してください。
6	SC12	-	R/W	秒十位カウント
5	SC11	-	R/W	秒十位は 0 から 5 をカウントして、60 秒のカウントを行います。
4	SC10	-	R/W	
3	SC03	-	R/W	秒一位カウント
2	SC02	-	R/W	秒一位は1秒ごとに0から9をカウントします。桁上がりを発生すると、秒十
1	SC01	-	R/W	位が+1されます。
0	SC00	-	R/W	

10.3.2 分データレジスタ (RMINDR)

RMINDR は RSECDR の桁上がりがあると、分のカウントを行います。 RMINDR は BCD コードで表され、0 から 59 までのカウントを行います。

ビット	ビット名	初期値	R/W	説 明
7	BSY	-	R	RTC ビジー
				秒、分、時、および曜日データレジスタの値を RTC が更新中(演算中)のとき、このピットは1にセットされます。このピットが0のときに秒、分、時および曜日データレジスタの値を採用してください。
6	MN12	-	R/W	分十位カウント
5	MN11	-	R/W	分十位は 0 から 5 をカウントして、60 分のカウントを行います。
4	MN10	-	R/W	
3	MN03	-	R/W	分一位カウント
2	MN02	-	R/W	分一位は1分ごとに0から9をカウントします。桁上がりを発生すると、分十
1	MN01	-	R/W	位が+1されます。
0	MN00	-	R/W	

10.3.3 時データレジスタ (RHRDR)

RHRDR はRMINDR の桁上がりがあると、時間のカウントを行います。RHRDR はBCD コードで表され、RTCCR1 の 12/24 ビットの選択によって 0 から 11 までのカウント、または 0 から 23 までのカウントを行います。

ビット	ビット名	初期値	R/W	説 明
7	BSY	-	R	RTC ビジー
				秒、分、時、および曜日データレジスタの値を RTC が更新中(演算中)のとき、このピットは1にセットされます。このピットが0のときに秒、分、時および曜日データレジスタの値を採用してください。
6	-	0	-	リザーブビット
				リードすると常に 0 が読み出されます。
5	HR11	-	R/W	時十位カウント
4	HR10	-	R/W	時十位は 0 から 2 をカウントします。
3	HR03	-	R/W	時一位カウント
2	HR02	-	R/W	時一位は1時間ごとに0から9をカウントします。桁上がりを発生すると、時
1	HR01	-	R/W	十位が+1 されます。
0	HR00	-	R/W	

10.3.4 曜日データレジスタ (RWKDR)

RWKDR は RHRDR の桁上がりがあると、曜日のカウントを行います。 $WK2 \sim WK0$ ビットにより 0 から 6 のバイナリコードで曜日を表します。

ビット	ビット名	初期値	R/W	説 明
7	BSY	-	R	RTC ビジー
				秒、分、時、および曜日データレジスタの値を RTC が更新中(演算中)のとき、 1 にセットされます。このビットが 0 のときに秒、分、時および曜日データレ ジスタの値を採用してください。
6~3	-	すべて 0	-	リザーブビット
				リードすると常に0が読み出されます。
2	WK2	-	R/W	曜日カウント
1	WK1	-	R/W	バイナリコードで曜日を表します。
0	WK0	-	R/W	000:日
				001:月
				010:火
				011:水
				100:木
				101:金
				110: ±
				111:設定禁止

10.3.5 RTC コントロールレジスタ 1 (RTCCR1)

RTCCRI は、時計タイマの動作開始 / 動作停止およびリセットを制御します。時間表現の定義は、図 10.2 を参照してください。

ビット	ビット名	初期値	R/W	説 明
7	RUN	-	R/W	RTC 動作開始
				0:RTC は動作停止
				1:RTC は動作開始
6	12/24	-	R/W	動作モード
				0 : RTC は 12 時間モードで動作します。RHRDR は 0 ~ 11 のカウントを行い ます。
				1 : RTC は 24 時間モードで動作します。RHRDR は 0 ~ 23 のカウントを行い ます。
5	PM	-	R/W	午前/午後
				0:RTC が 12 時間モードのとき有効であり、午前を表します。
				1:RTC が 12 時間モードのとき有効であり、午後を表します。
4	RST	0	R/W	リセット
				0:通常動作
				1:RTCCSR およびこのビットを除く全レジスタ、制御回路をリセットしま
				す。なお1にセットした後は、必ずこのビットを0にクリアしてくださ
				l I.
3	-	0	R/W	リザーブビット
				本ビットは0ライトのみ行ってください。
2~0	-	すべて0	-	リザーブビット
				リードすると常に 0 が読み出されます。




図 10.2 時間表現の定義

10.3.6 RTC コントロールレジスタ 2 (RTCCR2)

RTCCR2 は週、日、時、分、1 秒、0.5 秒および 0.25 秒の RTC 周期割り込みを制御します。週、日、時、分、1 秒、0.5 秒および 0.25 秒の各割り込みを許可すると、割り込みが発生した場合、RTC 割り込みフラグレジスタ (RTCFLG)の対応するフラグが 1 にセットされます。また RTC がフリーランカウンタとして動作しているとき、フリーランカウンタのオーバフロー割り込みを制御します。

ビット	ビット名	初期値	R/W	説 明
7	FOIE	-	R/W	フリーランカウンタオーバフロー割り込み許可
				0:オーパフロー割り込みを禁止
				1:オーバフロー割り込みを許可
6	WKIE	-	R/W	週周期割り込み許可
				0:週周期割り込みを禁止
				1:週周期割り込みを許可
5	DYIE	-	R/W	日周期割り込み許可
				0:日周期割り込みを禁止
				1:日周期割り込みを許可
4	HRIE	-	R/W	時周期割り込み許可
				0:時周期割り込みを禁止
				1:時周期割り込みを許可
3	MNIE	-	R/W	分周期割り込み許可
				0:分周期割り込みを禁止
				1:分周期割り込みを許可
2	1SEIE	-	R/W	1 秒周期割り込み許可
				0:1 秒周期割り込みを禁止
				1:1 秒周期割り込みを許可
1	05SEIE		R/W	0.5 秒周期割り込み許可
				0:0.5 秒周期割り込みを禁止
				1:0.5 秒周期割り込みを許可
0	025SEIE		R/W	0.25 秒周期割り込み許可
				0:0.25 秒周期割り込みを禁止
				1:0.25 秒周期割り込みを許可

10.3.7 クロックソースセレクトレジスタ (RTCCSR)

RTCCSR はクロックソースの選択を行います。フリーランカウンタは、RTCCR1 の RUN ビットでカウンタの動作開始 / 動作停止を制御します。 $\sqrt{4}$ 以外のクロックを選択すると RTC は無効となり、8 ビットのフリーランカウンタとして動作します。フリーランカウンタとして動作しているとき、RSECDR によってカウンタの値を読み込むことが可能です。また RTCCR2 の FOIE ビットを 1 にセットすると、フリーランカウンタのオーバフロー割り込みを許可することで割り込みを発生できます。システムクロックを 32、16、8、4 分周したクロックは、アクティブモード、スリーブモードで出力されます。

ビット	ビット名	初期値	R/W	説 明
7	-	0	-	リザーブビット
				リードすると常に 0 が読み出されます。
6	RCS6	0	R/W	クロック出力選択
5	RCS5	0	R/W	PMR3 の TMOW を 1 にセットしたときに、TMOW 端子から出力されるクロッ
4	SUB32K	0	R/W	クを選択します。
				000 : /4
				010 : /8
				100 : /16
				110 : /32
				xx1: W
3	RCS3	1	R/W	クロックソース選択
2	RCS2	0	R/W	0000: /8フリーランカウンタ動作
1	RCS1	0	R/W	0001: /32フリーランカウンタ動作
0	RCS0	0	R/W	0010: /128フリーランカウンタ動作
				0011: /256フリーランカウンタ動作
				0100: /512フリーランカウンタ動作
				0101: /2048フリーランカウンタ動作
				0110: /4096 フリーランカウンタ動作
				0111: /8192フリーランカウンタ動作
				1000: _w /4RTC 動作
				上記以外:設定禁止

RENESAS

【注】 x: Don't care

10.3.8 RTC 割り込みフラグレジスタ (RTCFLG)

RTCFLG は割り込みが発生したときに、対応するフラグをセットします。各フラグは割り込みが受け付けられてもオートクリアされません。フラグをクリアする場合は 0 をライトしてください。

ビット	ビット名	初期値	R/W	説 明
7	FOIFG	-	R/W*	[セット条件]
				フリーランカウンタがオーバフローしたとき
				[クリア条件]
				FOIFG = 1 の状態で FOIFG に 0 をライトしたとき
6	WKIFG	-	R/W*	[セット条件]
				週周期割り込みが発生したとき
				[クリア条件]
				WKIFG = 1 の状態で WKIFG に 0 をライトしたとき
5	DYIFG		R/W*	[セット条件]
				日周期割り込みが発生したとき
				[クリア条件]
				DYIFG = 1 の状態で DYIFG に 0 をライトしたとき
4	HRIFG	-	R/W*	[セット条件]
				時周期割り込みが発生したとき
				[クリア条件]
				MNIFG = 1 の状態で HRIFG に 0 をライトしたとき
3	MNIFG	-	R/W*	[セット条件]
				分周期割り込みが発生したとき
				[クリア条件]
				MNIFG = 1 の状態で MNIFG に 0 をライトしたとき
2	SEIFG	-	R/W*	[セット条件]
				1 秒周期割り込みが発生したとき
				[クリア条件]
				SEIFG=1 の状態で SEIFG に 0 をライトしたとき
1	05SEIFG	-	R/W*	[セット条件]
				0.5 秒周期割り込みが発生したとき
				[クリア条件]
				05SEIFG = 1 の状態で 05SEIFG に 0 をライトしたとき
0	025SEIFG	-	R/W*	[セット条件]
				0.25 秒周期割り込みが発生したとき
				[クリア条件]
				025SEIFG = 1 の状態で 025SEIFG に 0 をライトしたとき

【注】 * フラグクリアのための0ライトのみ可能です。

10.4 RTC の動作

10.4.1 電源投入後のレジスタの初期設定

RTC は RES 入力により秒、分、時、曜日の情報を格納しているレジスタはリセットされません。そのため、電源投入後はすべてのレジスタを初期設定してください。

10.4.2 初期設定手順

RTC を初期設定する手順を図 10.3 に示します。また、再設定を行う場合も図 10.3 に従ってください。




図 10.3 初期設定手順

10.4.3 時刻読み出し手順

時刻読み出し期間中に秒、分、時、曜日データの更新が行なわれると正しい時刻が得られないため、再読み出しする必要があります。正しい時刻を得られない場合の例を図 10.4 に示します。この例では RSECDR のみデータ更新後にリードしているため、約1分の矛盾が生じています。

正しい時刻を読み出す方法は3つあります。

- 1. BSYビットを判定し、BSYビットが1から0に変化した後に、秒、分、時、曜日を示すレジスタをリードします。BSYビットが1にセットされてから約62.5ms後にレジスタの更新が行なわれ、BSYビットが0にクリアされます。
- 2. 割り込みを使用し、RTCFLGの対応するフラグが1にセットされたら、BSYビットが0であることを確認してから秒、分、時、曜日を示すレジスタをリードします。
- 3. 秒、分、時、曜日を示すレジスタを連続的に2回リードし、リードしたデータに変化がなければそのデータを 採用します。

【更新前】RWKDR=H'03, RHRDR=H'13, RMINDR=H'46, RSECDR=H'59
 BSY=0

 (1)曜日データレジスタリード H'03
 (2)時データレジスタリード H'13

 (3)分データレジスタリード H'46

 BSY->1(データ更新中)
 【更新後】RWKDR=H'03, RHRDR=H'13, RMINDR=H'47, RSECDR=H'00
 BSY->0

 (4)秒データレジスタリード H'00

図 10.4 正しい時刻を得られない場合の例

10.5 割り込み要因

RTC の割り込み要因には、フリーランカウンタのオーバフロー、週、日、時、分、1 秒、0.5 秒、0.25 秒の 8 種類あります。

RTC の割り込み要求が発生すると、RTCFLG の対応するフラグが 1 にセットされます。フラグをクリアする場合は 0 を書き込んでください。

表 10.2 に割り込み要因を示します。

割り込み要因 割り込み許可ビット 要因名 オーバフロー割り込み フリーランカウンタがオーバフローしたときに発生します。 FOIE 週周期割り込み 曜日データレジスタの値が0になったとき、1週間周期に割り込みを発生します。 WKIE 日周期割り込み 曜日データレジスタがカウントされるたびに、1日周期に割り込みを発生します。 DYIE 時周期割り込み 時データレジスタがカウントされるたびに、1時間周期に割り込みを発生します。 HRIE MNIE 分周期割り込み 分データレジスタがカウントされるたびに、1分周期に割り込みを発生します。 1 秒周期割り込み 1秒データレジスタがカウントされるたびに、1秒周期に割り込みを発生します。 1SEIE 0.5 秒周期割り込み 0.5 秒周期に割り込みを発生します。 05SEIE 0.25 秒周期割り込み 0.25 秒周期に割り込みを発生します。 025SEIE

表 10.2 割り込み要因

10.6 使用上の注意事項

10.6.1 時計カウントに関する注意事項

サブクロックは必ず 32.768kHz の発振子を接続してください。38.4kHz 等の発振子等を接続した場合正確な時間をカウントできなくなります。

10.6.2 割り込みを使用する場合の注意事項

RTC のレジスタは RES 端子、パワーオンリセット回路、WDT オーバフローによるリセットでは初期化されません。この結果、電源投入後には値が不定となっております。

そのため、RTC 割り込みを使用する場合は、IENR1 の IENRTC を 1 セットする前に必ず RTC レジスタの初期 化を行ってください。

11. タイマ F

タイマ F は、アウトプットコンペア機能を内蔵した 16 ビットのタイマです。外部イベントのカウントが可能なほか、コンペアマッチ信号によるカウンタのリセット、割り込み要求、トグル出力など、多機能タイマとして種々の応用が可能です。また、2 本の独立した 8 ビットタイマ (タイマ FH、タイマ FL)としても使用可能です。タイマ F のプロック図を図 11.1 に示します。

11.1 特長

- カウンタ入力クロック:5種類 内部クロック(/32、 /16、 /4、 w/4)と外部クロックの選択が可能
- トグル出力機能
 コンペアマッチ信号により、TMOFH端子 / TMOFL端子にトグル出力します。
 トグル出力の初期値を設定可能
- コンペアマッチ信号によるカウンタリセット
- 割り込み要因コンペアマッチ×1要因、オーバフロー×1要因
- TCRFのCKSH2~CKSH0ビットにより、16ビットモードと8ビットモードの選択が可能
- ウォッチモード、サブアクティブモード、サブスリープモードで動作可能
 内部クロックとして w/4を選択すると、ウォッチモード、サブアクティブモード、サブスリープモードで動作できます。
- モジュールスタンバイモードにより、未使用時はモジュール単体でスタンバイモードに設定可能になります。 (詳細は、「6.4 モジュールスタンバイ機能」を参照してください。)






図 11.1 タイマ F のブロック図

11.2 入出力端子

タイマ F の入出力端子を表 11.1 に示します。

表 11.1 端子構成

名称	略称	入出力	機能
タイマFイベント入力	TMIF	入力	TCFL に入力するイベント入力端子
タイマ FH 出力	TMOFH	出力	タイマ FH トグル出力端子
タイマ FL 出力	TMOFL	出力	タイマ FL トグル出力端子

11.3 レジスタの説明

タイマFには以下のレジスタがあります。

- タイマカウンタFH、FL (TCFH、TCFL)
- アウトプットコンペアレジスタFH、FL(OCRFH、OCRFL)
- タイマコントロールレジスタF(TCRF)
- タイマコントロールステータスレジスタF(TCSRF)

11.3.1 タイマカウンタ FH、FL (TCFH、TCFL)

TCF は 16 ビットのリード / ライト可能なアップカウンタで、8 ビットのタイマカウンタ (TCFH、TCFL)のカスケード接続により構成されています。上位 8 ビットを TCFH、下位 8 ビットを TCFL とする 16 ビットカウンタとして使用できるほか、TCFH、TCFL を独立した 8 ビットカウンタとして使用することもできます。

(1) 16 ビットモード (TCF)

TCRF の CKSH2 を 0 に設定すると、TCF は 16 ビットカウンタとして動作します。TCF の入力クロックは、TCRF の CKSL2 ~ CKSL0 により選択します。

TCSRF の CCLRH により、コンペアマッチ時に TCF をクリアすることができます。

TCF がオーバフロー(H'FFFF H'0000)すると、TCSRF の OVFH が 1 にセットされます。このとき TCSRF の OVIEH が 1 の場合、IRR2 の IRRTFH が 1 にセットされ、さらに IENR2 の IENTFH が 1 ならば CPU に割り込みを要求します。

(2) 8 ビットモード (TCFH/TCFL)

TCRF の CKSH2 を 1 に設定すると、TCFH、TCFL は 2 本の独立した 8 ビットカウンタとして動作します。TCFH (TCFL) の入力クロックは、TCRF の CKSH2 ~ CKSH0 (CKSL2 ~ CKSL0) により選択します。

TCSRF の CCLRH (CCLRL) により、コンペアマッチ時に TCFH (TCFL) をクリアすることができます。

TCFH (TCFL)がオーバフロー (H'FF H'00)すると、TCSRFのOVFH (OVFL)が1にセットされます。このとき TCSRFのOVIEH (OVIEL)が1の場合、IRR2のIRRTFH (IRRTFL)が1にセットされ、さらにIENR2のIENTFH (IENTFL)が1ならばCPUに割り込みを要求します。



11.3.2 アウトプットコンペアレジスタ FH、FL (OCRFH、OCRFL)

OCRF は 16 ビットのリード / ライト可能な 2 本のレジスタ(OCRFH、OCRFL)により構成されています。上位 8 ビットを OCRFH、下位 8 ビットを OCRFL とする 16 ビットレジスタとして使用できるほか、OCRFH、OCRFL を独立した 8 ビットレジスタとして使用することもできます。

(1) 16 ビットモード(OCRF)

TCRF の CKSH2 を 0 に設定すると、OCRF は 16 ビットレジスタとして動作します。OCRF の内容は、TCF と常に比較されており、両者の値が一致すると、TCSRF の CMFH が 1 にセットされます。また、同時に IRR2 の IRRTFH も 1 にセットされます。 このとき IENR2 の IENTFH が 1 ならば CPU に割り込みを要求します。

コンペアマッチによるトグル出力を TMOFH 端子より出力することができます。また、TCRF の TOLH ビットにより、出力レベルが設定できます。

(2) 8ビットモード(OCRFH/OCRFL)

TCRF の CKSH2 を 1 に設定すると、OCRF は 2 本の 8 ビットレジスタとして動作します。OCRFH の内容は TCFH と、また OCRFL の内容は TCFL とそれぞれ個別に比較されます。 OCRFH (OCRFL) と TCFH (TCFL) の値が一致すると、 TCSRF の CMFH (CMFL) が 1 にセットされます。 また、同時に IRR2 の IRRTFH (IRRTFL) も 1 にセットされます。 このとき、IENR2 の IENTFH (IENTFL) が 1 ならば CPU に割り込みを要求します。

コンペアマッチによるトグル出力を TMOFH 端子 (TMOFL 端子) より出力することができます。また、TCRF の TOLH (TOLL) により、出力レベルが設定できます。

TCRF は 16 ビットモード / 8 ビットモードの切り替え、内部クロックの選択、TMOFH 端子および TMOFL 端子の出力レベルの選択を設定します。

TOLH	0		
	U	W	トグルアウトプットレベルH
			TMOFH 端子の出力レベルを設定します。
			0 : Low レベル
			1:High レベル
CKSH2	0	W	クロックセレクトH
CKSH1	0	W	TCFH に入力するクロックを内部クロックまたは TCFL のオーバフローから選
CKSH0	0	W	択します。
			000:16 ビットモードとなり、TCFL のオーバフロー信号でカウント
			001:16 ビットモードとなり、TCFL のオーバフロー信号でカウント
			010:16 ビットモードとなり、TCFL のオーバフロー信号でカウント
			011:使用禁止
			100:8 ビットモードとなり、内部クロック /32 でカウント
			101:8 ビットモードとなり、内部クロック /16 でカウント
			110:8 ビットモードとなり、内部クロック /4 でカウント
			111:8 ビットモードとなり、内部クロック w/4 でカウント
TOLL	0	W	トグルアウトプットレベルL
			TMOFL 端子の出力レベルを設定します。
			0 : Low レベル
			1:High レベル
CKSL2	0	W	クロックセレクトL
CKSL1	0	W	TCFL に入力するクロックを内部クロックまたは外部イベントから選択します。
CKSL0	0	W	000:外部イベント(TMIF 端子)の立ち上がり/立ち下がりエッジで カウント*
			001:外部イベント(TMIF 端子)の立ち上がり/立ち下がりエッジで カウント*
			010:外部イベント(TMIF 端子)の立ち上がり/立ち下がりエッジで カウント*
			011:使用禁止
			100:内部クロック /32 でカウント
			101:内部クロック /16 でカウント
			110:内部クロック /4 でカウント
			111:内部クロック w/4 でカウント
	CKSH1 CKSH0 TOLL CKSL2 CKSL1	CKSH1 0 CKSH0 0 TOLL 0 CKSL2 0 CKSL1 0	CKSH1 0 W CKSH0 0 W TOLL 0 W CKSL2 0 W CKSL1 0 W

【注】 * 外部イベントのエッジ選択は、IEGR の TMIFEG ビットで設定します。



11.3.4 タイマコントロールステータスレジスタ F (TCSRF)

TCSRF はカウンタクリアの選択、オーバフローフラグやコンペアマッチフラグのセット、オーバフローによる割り込み要求許可の制御を行います。

ビット	ビット名	初期値	R/W	説 明
7	OVFH	0	R/W*	タイマオーバフローフラグH
				[セット条件]
				• TCFH の値が H'FF から H'00 にオーバフローしたとき
				[クリア条件]
				● 1 の状態をリードした後、0 をライトしたとき
6	CMFH	0	R/W*	コンペアマッチフラグH
				TCFH と OCRFH がコンペアマッチしたことを示すステータスフラグです。
				[セット条件]
				• TCFH の値と OCRFH の値がコンペアマッチしたとき
				[クリア条件]
				● 1 の状態をリードした後、0 をライトしたとき
5	OVIEH	0	R/W	タイマオーバフローインタラプトイネーブル H
				TCFH のオーバフローが発生したとき、割り込みの許可または禁止を選択しま
				す。
				0:TCFH のオーバフローによる割り込み要求を禁止
				1:TCFH のオーバフローによる割り込み要求を許可
4	CCLRH	0	R/W	カウンタクリア H
				16 ビットモード時、TCF と OCRF がコンペアマッチしたとき TCF をクリアす
				るかどうか選択します。8 ビットモード時は、TCFH と OCRFH がコンペアマ
				ーッチしたとき TCFH をクリアするかどうか選択します。
				16 ビットモード時
				0:コンペアマッチによる TCF のクリアを禁止
				1:コンペアマッチによる TCF のクリアを許可
				8 ビットモード時
				0:コンペアマッチによる TCFH のクリアを禁止
				1:コンペアマッチによる TCFH のクリアを許可
3	OVFL	0	R/W*	タイマオーバフローフラグ L
				TCFL がオーバフローしたことを示すステータスフラグです。
				[セット条件]
				• TCFL の値が H'FF から H'00 になったとき
				[クリア条件]
				● 1 の状態をリードした後、0 をライトしたとき

ビット	ビット名	初期値	R/W	説明
2	CMFL	0	R/W*	コンペアマッチフラグ L
				TCFL と OCRFL がコンペアマッチしたことを示すステータスフラグです。
				[セット条件]
				● TCFL の値と OCRFL の値がコンペアマッチしたとき
				[クリア条件]
				● 1 の状態をリードした後、0 をライトしたとき
1	OVIEL	0	R/W	タイマオーバフローインタラプトイネーブルL
				TCFL のオーバフローが発生したとき、割り込みの禁止または許可を選択しま
				す。
				0:TCFL のオーバフローによる割り込み要求を禁止
				1:TCFL のオーパフローによる割り込み要求を許可
0	CCLRL	0	R/W	カウンタクリアL
				TCFL と OCRFL がコンペアマッチしたとき、TCFL をクリアするかどうかを選
				択します。
				0:コンペアマッチによる TCFL のクリアを禁止
				1:コンペアマッチによる TCFL のクリアを許可

【注】 * フラグをクリアするための0ライトのみ可能です。

11.4 動作説明

タイマ F は、入力クロックが入るたびにカウントアップする 16 ビットのカウンタで、アウトプットコンペアレジスタ F に設定した値とタイマカウンタ F の値を常に比較しており、一致したタイミングでカウンタのクリア、割り込み要求、およびポートのトグル出力が可能です。また、2 本の独立した 8 ビットタイマとしても使用できます。

11.4.1 タイマFの動作

タイマ F には、16 ビットタイマモードと 8 ビットタイマモードの 2 種類の動作モードがあります。 それぞれのモードの動作について以下に説明します。

(1) 16 ビットタイマモードの動作

TCRFのCKSH2ビットを0に設定すると、タイマFは16ビットのタイマとして動作します。

リセット直後、TCF は H'0000 に、OCRF は H'FFFF に、TCRF、TCSRF は H'00 に初期化されます。カウンタは外部イベント(TMIF 端子)からの入力によりカウントアップします。外部イベントの選択は、IEGR の TMIFEG ビットで設定します。

タイマ F の動作クロックは、TCRF の CKSL2 ~ CKSL0 ビットの設定により内部クロックか外部イベントかを選択できます。



TCF と OCRF の内容は常に比較されており、両者が一致すると TCSRF の CMFH が 1 にセットされます。このとき IENR2 の IENTFH が 1 ならば CPU に割り込みを要求し、同時に TMOFH 端子の出力をトグルします。また、TCSRF の CCLRH が 1 ならば TCF をクリアします。なお、TMOFH 端子の出力レベルは TCRF の TOLH により設定できます。

TCF がオーバフロー(H'FFFF H'0000)すると、TCSRF の OVFH がセットされます。このとき、TCSRF の OVIEHと IENR2 の IENTFH がともに 1 ならば CPU に割り込みを要求します。

(2) 8 ビットタイマモードの動作

TCRF の CKSH2 を 1 に設定すると、TCF は TCFH、TCFL の 2 本の独立した 8 ビットタイマとして動作します。 TCFH/TCFL の入力クロックは、TCRF の CKSH2 ~ CKSH0/CKSL2 ~ CKSL0 により選択します。

OCRFH/OCRFL と TCFH/TCFL の値が一致すると、TCSRF の CMFH/CMFL が 1 にセットされます。また、IENR2 の IENTFH/IENTFL が 1 ならば CPU に割り込みを要求し、同時に TMOFH 端子/TMOFL 端子の出力をトグルします。また、TCSRF の CCLRH/CCLRL が 1 ならば、TCFH/TCFL をクリアします。なお、TMOFH 端子 / TMOFL 端子の出力レベルは、TCRF の TOLH/TOLL により設定できます。

TCFH/TCFL がオーバフロー (H'FF H'00) すると、TCSRF の OVFH/OVFL が 1 にセットされます。このとき、TCSRF の OVIEH/OVIEL と IENR2 の IENTFH/IENTFL がともに 1 ならば、CPU に割り込みを要求します。

11.4.2 TCF のカウントタイミング

(1) 内部クロックの動作

TCF は、入力された内部クロックまたは外部イベントによりカウントアップされます。TCRF の CKSH2 ~ CKSH0 または CKSL2 ~ CKSL0 の設定により、システムクロック (または $_{\rm w}$) を分周して作られる内部クロック (/32、 /16、 /4、 $_{\rm w}$ /4) が選択されます。

(2) 外部イベント動作

TCRF の CKSL2 を 0 にすると、外部イベント入力が選択されます。外部イベントは立ち上がり / 立ち下がりエッジのどちらでもカウントアップが可能です。外部イベントのエッジ選択は、IEGR の TMIFEG ビットで設定します。なお、外部イベントのパルス幅は動作モードにより、2 システムクロック ()または 2 サブクロック ($_{\text{SUB}}$)以上必要です。これ以下のパルス幅では正しく動作しませんので注意してください。

11.4.3 TMOFH、TMOFL 出力タイミング

TMOFH、TMOFL の出力は、TCRF の TOLH、TOLL で設定した値が出力されていますが、コンペアマッチが発生したとき出力が反転します。

図 11.2 に出力タイミングを示します。




図 11.2 TMOFH、TMOFL 出力タイミング

11.4.4 TCF のクリアタイミング

TCF は、OCRF とのコンペアマッチ時にクリアすることができます。

11.4.5 タイマオーバフローフラグ(OVF)のセットタイミング

OVF は、TCF がオーバフロー (H'FFFF H'0000) したとき 1 にセットされます。

11.4.6 コンペアマッチフラグのセットタイミング

コンペアマッチフラグ(CMFH または CMFL)は、TCF と OCRF のコンペアマッチ時、1 にセットされます。 コンペアマッチ信号は、値が一致した最後のステート(TCF が一致したカウント値を更新するタイミング)で発生します。TCF と OCRF が一致した後、カウントアップクロックが発生するまで、コンペアマッチ信号は発生しません。 **TCSRF**

11.5 タイマFの動作モード

タイマ F の動作モードを表 11.2 に示します。

動作モード スリープ モジュール リセット アクティブ ウォッチ サブ サブ スタンバイ アクティブ スリープ スタンバイ **TCF** リセット 動作* 動作* 動作 / 停止* 動作 / 停止* 動作 / 停止* 停止 停止 **OCRF** リセット 動作 保持 保持 動作 保持 保持 保持 **TCRF** リセット 動作 保持 保持 動作 保持 保持 保持

表 11.2 タイマ F の動作モード

【注】 * アクティブモード、スリープモード時に TCF の内部クロックとして _w/4 を選択した場合、システムクロックと内部クロックとが非同期であるため同期回路で同期をとっています。これにより、カウント周期は最大で 1/ (s) の誤差が生じます。

保持

サブアクティブモード、ウォッチモード、サブスリーブモード時にカウンタを動作させる場合には、必ず内部クロックとして _w/4 を選択してください。その他の内部クロックを選択した場合、カウンタは動作しません。

動作

保持

保持

保持

11.6 使用上の注意事項

リセット

動作

タイマFの動作中、次のような競合や動作が起こりますので注意してください。

保持

11.6.1 16 ビットタイマモード

トグル出力は 16 ビットすべてが一致し、コンペアマッチ信号が発生したとき TMOFH 端子から出力されます。 MOV 命令による TCRF のライトと、コンペアマッチ信号が同時に起こった場合、TCRF のライトによる TOLH の データが TMOFH 端子に出力されます。 TMOFL 端子は 16 ビットモード時には出力は不定となりますので使用しないでください。 ポートとしてご使用ください。

OCRFL のライトと、コンペアマッチ信号の発生が同時に起こった場合、コンペアマッチ信号は無効になります。 ただし、ライトしたデータとカウンタ値がコンペアマッチする場合は、コンペアマッチ信号が発生する場合とし ない場合がありえます。コンペアマッチ信号は、TCFL のクロックに同期して出力されるので、クロックが停止し ている場合、コンペアマッチしていてもコンペアマッチ信号は発生しません。

コンペアマッチフラグは、16 ビットすべてが一致し、コンペアマッチ信号が発生したとき CMFH にセットされますが、CMFL についても下位 8 ビットについてのセット条件が満たされていればセットされます。

TCF がオーバフローすると OVFH がセットされますが、OVFL についても下位 8 ビットがオーバフローした時点で、セット条件が満たされていればセットされます。TCFL のライトと、オーバフロー信号の出力が同時に起こった場合、オーバフロー信号は出力されません。

11.6.2 8 ビットタイマモード

(1) TCFH, OCRFH

トグル出力は、コンペアマッチ時に TMOFH 端子から出力されます。MOV 命令による TCRF のライトと、コンペアマッチ信号の発生が同時に起こった場合、TCRF のライトによる TOLH のデータが TMOFH 端子に出力されます。

OCRFH のライトと、コンペアマッチ信号の発生が同時に起こった場合、コンペアマッチ信号は無効になります。 ただし、ライトしたデータとカウンタ値がコンペアマッチする場合は、コンペアマッチ信号が発生する場合としない場合がありえます。コンペアマッチ信号は、TCFH のクロックに同期して出力されます。

TCFH のライトと、オーバフロー信号の出力が同時に起こった場合、オーバフロー信号は出力されません。

(2) TCFL, OCRFL

トグル出力は、コンペアマッチ時に TMOFL 端子から出力されます。MOV 命令による TCRF のライトと、コンペアマッチ信号の発生が同時に起こった場合、TCRF のライトによる TOLL のデータが TMOFL 端子に出力されます。

OCRFL のライトと、コンペアマッチ信号の発生が同時に起こった場合、コンペアマッチ信号は無効になります。ただし、ライトしたデータとカウンタ値がコンペアマッチする場合は、コンペアマッチ信号が発生する場合としない場合がありえます。コンペアマッチ信号は、TCFL のクロックに同期して出力されるので、クロックが停止している場合、コンペアマッチしていてもコンペアマッチ信号は発生しません。

TCFL のライトと、オーバフロー信号の出力が同時に起こった場合、オーバフロー信号は出力されません。

11.6.3 各フラグのクリア

内部クロックとして $_{\rm w}/4$ を選択した場合、「割り込み要因の発生を示す信号」の制御は $_{\rm w}$ で行われるため、この信号は $_{\rm w}$ の幅出力されます。また、「オーバフローしたことを示す信号」および「コンペアマッチしたことを示す信号」の制御は、 $_{\rm w}$ の 2 周期分の信号で行われるため、これらの信号は $_{\rm w}$ の 2 周期の幅出力されます(図 11.3)。

アクティブ(高速、中速)モードにおいて、「割り込み要因の発生を示す信号」が有効な間は、割り込み要求フラグをクリアしても、すぐにまた割り込み要求フラグがセットされます(図 11.3)。

また、「オーバフローしたことを示す信号」および「コンペアマッチしたことを示す信号」が有効な間は、タイマオーバフローフラグ、コンペアマッチフラグをクリアできません。

割り込み要求フラグをクリアしても、すぐにまた割り込み要求フラグがセットされるため、1回のタイマ FH、タイマ FL 割り込みに対し割り込み処理が複数回行われることがあります(図 11.3 -)。

そのため、アクティブ(高速、中速)モードにおいて、割り込み要求フラグを確実にクリアするためには、以下の(1)の計算式で計算される時間の後で、クリアを行う必要があります。また、タイマオーバフローフラグ、コンペアマッチフラグを確実にクリアするためには、以下の(1)の計算式で計算される時間の後で、タイマコントロールレジスタF(TCSRF)をリードした後、クリアを行う必要があります。

(1)の計算式の ST には使用されている命令の中で最も実行ステート数が長い命令の実行ステート数を代入してください。

サブアクティブモードでは、割り込み要求フラグ、タイマオーバフローフラグ、コンペアマッチフラグのクリ



アに対する制限はありません。

「割り込み要因の発生を示す信号」が有効な時間

= "の1周期+実行中の命令の実行完了待ち時間+(割り込みを で同期化する時間)

=1/ w+STx(1/)+(2/)(秒)·····(1)

ST: 実行中の命令の実行ステート数

具体的には下記の方法がありますが、時間の有効活用の面から(方法1)を推奨します。

• (方法1)

割り込み処理ルーチン内で割り込みを禁止(IENFH、IENFL を 0 に設定)し、通常処理に復帰した後で(1)の計算式の時間以上を待って、割り込み要求フラグ(IRRTFH、IRRTFL)をクリアし、タイマコントロールステータスレジスタF(TCSRF)をリードした後、タイマオーパフローフラグ(OVFH、OVFL)およびコンペアマッチフラグ(CMFH、CMFL)をクリアし、割り込みの許可(IENFH、IENFLを1に設定)を行います。

• (方法2)

割り込み処理ルーチンの処理時間を(1)の計算式の時間以上にし、割り込み処理ルーチンの最後で割り込み要求フラグ(IRRTFH、IRRTFL)をクリアし、タイマコントロールステータスレジスタ F(TCSRF)をリードした後、タイマオーバフローフラグ(OVFH、OVFL)およびコンペアマッチフラグ(CMFH、CMFL)のクリアを行います。

以上の注意事項は、16ビットモード、8ビットモードとも同じです。





図 11.3 割り込み要因の発生を示す信号が有効なときに割り込み要求フラグのクリアを行った場合

11.6.4 タイマカウンタ (TCF) のリード/ライト

アクティブ (高速、中速) モードにおいて、内部クロックとして、 $_{w}/4$ を選択した場合 TCF に対するライトはできません。また、リードする場合、システムクロックと内部クロックが非同期であるため、同期回路で同期をとっています。これにより、TCF のリード値は最大 ± 1 の誤差が生じます。

アクティブ(高速、中速)モードで TCF をリード/ライトする必要がある場合は、内部クロックとして 、/4以外を選択してからリード/ライトを行ってください。

サブアクティブモードでは、内部クロックとして $\sqrt{4}$ を選択した場合でも TCF は正常にリード / ライトできます。



12. 16 ビットタイマパルスユニット (TPU)

H8/36076R グループは 2 チャネルの 16 ビットタイマにより構成される 16 ビットタイマパルスユニット (TPU) を内蔵しています。16 ビットタイマパルスユニットの機能一覧を表 12.1 に、ブロック図を図 12.1 に示します。

12.1 特長

- 最大4本のパルス入出力が可能
- 各チャネルごとに7~8種類のカウンタ入力クロックを選択可能
- 各チャネルとも次の動作を設定可能

コンペアマッチによる波形出力、インプットキャプチャ機能、カウンタクリア動作、複数のタイマカウンタ (TCNT)への同時書き込み、コンペアマッチ / インプットキャプチャによる同時クリア、カウンタの同期動作による各レジスタの同期入出力、任意デューティのPWM出力が可能、同期動作と組み合わせることにより、最大2相のPWM出力が可能

- カスケード接続動作
- 内部16ビットバスによる高速アクセス
- 6種類の割り込み要因
- レジスタデータの自動転送が可能

モジュールスタンバイモードにより、未使用時はモジュール単体でスタンバイモードに設定可能になります。 (詳細は、「6.4 モジュールスタンバイ機能」を参照してください。)

表 12.1 TPU の機能一覧

項	目	チャネル 1	チャネル 2
カウントクロック		/1	/1
		/4	/4
		/16	/16
		/64	/64
		/256	/1024
		TCLKA	TCLKA
		TCLKB	TCLKB
			TCLKC
ジェネラルレジスタ (TG	iR)	TGRA_1	TGRA_2
		TGRB_1	TGRB_2
入出力端子		TIOCA1	TIOCA2
		TIOCB1	TIOCB2
カウンタクリア機能		TGR のコンペアマッチ	TGR のコンペアマッチ
		またはインプットキャプチャ	またはインプットキャプチャ
コンペアマッチ出力	0 出力		-
	1 出力		-
	トグル出力		-
インプットキャプチャ	機能		
同期動作			
PWM モード			
割り込み要因		3要因	3 要因
		• コンペアマッチ /	• コンペアマッチ /
		インプットキャプチャ 1A	インプットキャプチャ 2A
		• コンペアマッチ /	• コンペアマッチ /
		インプットキャプチャ 1B	インプットキャプチャ 2B
		• オーバフロー	・オーバフロー




図 12.1 TPU ブロック図

12.2 入出力端子

表 12.2 端子構成

チャネル	名称	入出力	機能
共通	TCLKA	入力	外部クロック A 入力端子
	TCLKB	入力	外部クロック B 入力端子
	TCLKC	入力	外部クロック C 入力端子
1	TIOCA1	入出力	TGRA_1のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
	TIOCB1	入力	TGRB_1 のインプットキャプチャ入力端子
2	TIOCA2	入出力	TGRA_2のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
	TIOCB2	入力	TGRB_2 のインプットキャプチャ入力端子

12.3 レジスタの説明

TPU には各チャネルに以下のレジスタがあります。

チャネル1


- タイマコントロールレジスタ_1 (TCR_1)
- タイマモードレジスタ_1 (TMDR_1)
- タイマI/Oコントロールレジスタ_1 (TIOR_1)
- タイマインタラプトイネーブルレジスタ_1 (TIER_1)
- タイマステータスレジスタ_1(TSR_1)
- タイマカウンタ_1 (TCNT_1)
- タイマジェネラルレジスタA_1 (TGRA_1)
- タイマジェネラルレジスタB 1(TGRB 1)

チャネル2

- タイマコントロールレジスタ_2(TCR_2)
- タイマモードレジスタ_2 (TMDR_2)
- タイマI/Oコントロールレジスタ_2(TIOR_2)
- タイマインタラプトイネーブルレジスタ_2(TIER_2)
- タイマステータスレジスタ_2(TSR_2)
- タイマカウンタ_2(TCNT_2)
- タイマジェネラルレジスタA_2(TGRA_2)
- タイマジェネラルレジスタB_2(TGRB_2)

共通

- タイマスタートレジスタ (TSTR)
- タイマシンクロレジスタ (TSYR)





12.3.1 タイマコントロールレジスタ (TCR)

TCR は各チャネルの TCNT を制御します。TPU には、各チャネルに 1 本、計 2 本の TCR があります。TCR の設定は、TCNT の動作が停止した状態で行ってください。

ビット	ビット名	初期値	R/W	説 明
7		0		リザーブビット
				リードすると常に 0 が読み出されます。ライトは無効です。
6	CCLR1	0	R/W	カウンタクリア 1、0
5	CCLR0	0	R/W	TCNT のカウンタクリア要因を選択します。詳細は表 12.3 を参照してください。
4	CKEG1	0	R/W	クロックエッジ 1、0
3	CKEG0	0	R/W	入力クロックのエッジを選択します。内部クロックを両エッジでカウントすると、入力クロックの周期が 1/2 になります (例: /4 の両エッジ = /2 の立ち上がりエッジ)。内部クロックのエッジ選択は、入力クロックが /4 もしくはそれより遅い場合に有効です。入力クロックに /1 を選択した場合は本設定は無視され、立ち上がりエッジカウント選択になります。 00:立ち上がりエッジでカウント 1X:両エッジでカウント 【記号説明】X: Don't care
2	TPSC2	0	R/W	タイマプリスケーラ 2~0
1	TPSC1	0	R/W	TCNT のカウンタクロックを選択します。各チャネル独立にクロックソースを
0	TPSC0	0	R/W	選択することができます。詳細は表 12.4、表 12.5 を参照してください。

表 12.3 CCLR1~CCLR0(チャネル 1、2)

チャネル	ビット6	ビット5	説 明
	CCLR1	CCLR0	
1、2	0	0	TCNT のクリア禁止
	0	1	TGRA のコンペアマッチ / インプットキャプチャで TCNT クリア
	1	0	TGRB のコンペアマッチ / インプットキャプチャで TCNT クリア
	1	1	同期クリア / 同期動作をしている他のチャネルのカウンタクリアで TCNT をクリア*

【注】 * 同期動作の設定は、TSYRの SYNC ビットを 1 にセットすることにより行います。



表 12.4 TPSC2~TPSC0 (チャネル 1)

チャネル	ビット2	ビット1	ビット0	説 明
	TPSC2	TPSC1	TPSC0	
1	0	0	0	内部クロック: /1 でカウント
	0	0	1	内部クロック: /4 でカウント
	0	1	0	内部クロック: /16 でカウント
	0	1	1	内部クロック: /64 でカウント
	1	0	0	外部クロック:TCLKA 端子入力でカウント
	1	0	1	外部クロック:TCLKB 端子入力でカウント
	1	1	0	内部クロック: /256 でカウント
	1	1	1	TCNT_2 のオーバフローでカウント

表 12.5 TPSC2~TPSC0 (チャネル2)

チャネル	ビット2	ビット1	ビット0	説 明
	TPSC2	TPSC1	TPSC0	
2	0	0	0	内部クロック: /1 でカウント
	0	0	1	内部クロック: /4 でカウント
	0	1	0	内部クロック: /16 でカウント
	0	1	1	内部クロック: /64 でカウント
	1	0	0	外部クロック:TCLKA 端子入力でカウント
	1	0	1	外部クロック:TCLKB 端子入力でカウント
	1	1	0	外部クロック:TCLKC 端子入力でカウント
	1	1	1	内部クロック: /1024 でカウント

12.3.2 タイマモードレジスタ (TMDR)

TMDR は、各チャネルの動作モードの設定を行います。TPU には、各チャネルに 1 本、計 2 本の TMDR があります。TMDR の設定は、TCNT の動作が停止した状態で行ってください。

ビット	ビット名	初期値	R/W	説 明
7	_	1	_	リザーブビット
6	_	1	_	リードすると常に 1 が読み出されます。ライトは無効です。
5	_	0	_	リザーブビット
4		0		リードすると常に0が読み出されます。ライトは無効です。
3	_	0	_	リザーブビット
2		0		ライト時は常に0としてください。
1	MD1	0	R/W	モード 1、0
0	MD0	0	R/W	MD1、MD0 はタイマの動作モードを設定します。
				詳細は表 12.6 を参照してください。

表 12.6 MD3~MD0

ビット1	ビット0	説明
MD1	MD0	
0	0	通常動作
0	1	リザーブ
1	0	PWM ₹- F1
1	1	PWM ₹- ₹2

12.3.3 タイマ I/O コントロールレジスタ (TIOR)

TIOR は TGR を制御します。TPU には、各チャネルに 1 本、計 2 本の TIOR があります。TIOR は TMDR の設定により影響を受けますので注意してください。

TIOR で指定した初期出力はカウンタ停止した(TSTRのCST ビットを0にクリアした)状態で有効になります。また、PWM モード2の場合にはカウンタが0にクリアされた時点での出力を指定します。

• TIOR_1, TIOR_2

ビット	ビット名	初期値	R/W	説 明
7	IOB3	0	R/W	I/O コントロール B3 ~ B0
6	IOB2	0	R/W	TGRB の機能を設定します。詳細は表 12.7、表 12.8 を参照してください。
5	IOB1	0	R/W	
4	IOB0	0	R/W	
3	IOA3	0	R/W	I/O コントロール A3~A0
2	IOA2	0	R/W	TGRA の機能を設定します。詳細は表 12.9、表 12.10 を参照してください。
1	IOA1	0	R/W	
0	IOA0	0	R/W	



表 12.7 TIOR_1 (チャネル1)

ビット7	ビット6	ビット5	ビット4		説明
IOB3	IOB2	IOB1	IOB0	TGRB_1 の機能	TIOCB1 端子の機能
0	0	0	0	アウトプットコンペア	出力禁止
0	0	0	1	レジスタ	設定禁止
0	0	1	0		
0	0	1	1		
0	1	0	0		
0	1	0	1		
0	1	1	0		
0	1	1	1		
1	0	0	0	インプットキャプチャ	キャプチャ入力元は TIOCB1 端子
				レジスタ	立ち上がりエッジでインプットキャプチャ
1	0	0	1		キャプチャ入力元は TIOCB1 端子
					立ち下がりエッジでインプットキャプチャ
1	0	1	x		キャプチャ入力元は TIOCB1 端子
					両エッジでインプットキャプチャ
1	1	х	х		設定禁止

【記号説明】x: Don't care

表 12.8 TIOR_2 (チャネル2)

ビット7	ビット6	ビット5	ビット4		説明
IOB3	IOB2	IOB1	IOB0	TGRB_2 の機能	TIOCB2 端子の機能
0	0	0	0	アウトプットコンペア	出力禁止
0	0	0	1	レジスタ	設定禁止
0	0	1	0		
0	0	1	1		
0	1	0	0		
0	1	0	1		
0	1	1	0		
0	1	1	1		
1	х	0	0	インプットキャプチャ	キャプチャ入力元は TIOCB2 端子
				レジスタ	立ち上がりエッジでインプットキャプチャ
1	х	0	1		キャプチャ入力元は TIOCB2 端子
					立ち下がりエッジでインプットキャプチャ
1	х	1	х		キャプチャ入力元は TIOCB2 端子
					両エッジでインプットキャプチャ

【記号説明】x: Don't care

表 12.9 TIOR_1 (チャネル1)

ビット3	ビット2	ビット1	ビット0		説明
IOA3	IOA2	IOA1	IOA0	TGRA_1 の機能	TIOCA1 端子の機能
0	0	0	0	アウトプットコンペア	出力禁止
0	0	0	1	レジスタ	初期出力は0出力
					コンペアマッチで 0 出力
0	0	1	0		初期出力は0出力
					コンペアマッチで 1 出力
0	0	1	1		初期出力は0出力
					コンペアマッチでトグル出力
0	1	0	0		出力禁止
0	1	0	1		初期出力は1出力
					コンペアマッチで 0 出力
0	1	1	0		初期出力は1出力
					コンペアマッチで 1 出力
0	1	1	1		初期出力は1出力
					コンペアマッチでトグル出力
1	0	0	0	インプットキャプチャ	キャプチャ入力元は TIOCA1 端子
				レジスタ	立ち上がりエッジでインプットキャプチャ
1	0	0	1		キャプチャ入力元は TIOCA1 端子
					立ち下がりエッジでインプットキャプチャ
1	0	1	х		キャプチャ入力元は TIOCA1 端子
					両エッジでインプットキャプチャ
1	1	х	х		設定禁止

【記号説明】x: Don't care

表 12.10 TIOR_2 (チャネル2)

ビット3	ビット2	ビット1	ビット0		説明
IOA3	IOA2	IOA1	IOA0	TGRA_2 の機能	TIOCA2 端子の機能
0	0	0	0	アウトプットコンペア	出力禁止
0	0	0	1	レジスタ	初期出力は0出力
					コンペアマッチで 0 出力
0	0	1	0		初期出力は0出力
					コンペアマッチで 1 出力
0	0	1	1		初期出力は0出力
					コンペアマッチでトグル出力
0	1	0	0		出力禁止
0	1	0	1		初期出力は1出力
					コンペアマッチで 0 出力
0	1	1	0		初期出力は1出力
					コンペアマッチで 1 出力
0	1	1	1		初期出力は1出力
					コンペアマッチでトグル出力
1	х	0	0	インプットキャプチャ	キャプチャ入力元は TIOCA2 端子
				レジスタ	立ち上がりエッジでインプットキャプチャ
1	х	0	1		キャプチャ入力元は TIOCA2 端子
					立ち下がりエッジでインプットキャプチャ
1	х	1	х		キャプチャ入力元は TIOCA2 端子
					両エッジでインプットキャプチャ

【記号説明】x: Don't care

12.3.4 タイマインタラプトイネーブルレジスタ (TIER)

TIER は、各チャネルの割り込み要求の許可、禁止を制御します。TPU には、各チャネルに 1 本、計 2 本の TIER があります。

ビット	ビット名	初期値	R/W	説 明
7		0	R/W	リザーブビット
				リード/ライト可能です。
6		1		リザーブビット
				リードすると常に 1 が読み出されます。ライトは無効です。
5		0		リザーブビット
				ライトするときは必ず0を書き込んでください。
4	TCIEV	0	R/W	オーバフローインタラプトイネーブル
				TSR の TCFV フラグが 1 にセットされたとき、TCFV フラグによる割り込み要
				求(TCIV)を許可または禁止します。
				0:TCFVによる割り込み要求(TCIV)を禁止
				1:TCFV による割り込み要求(TCIV)を許可
3		0		リザーブビット
2		0		リードすると常に0が読み出されます。ライトは無効です。
1	TGIEB	0	R/W	TGR インタラプトイネーブル B
				TSR の TGFB ビットが 1 にセットされたとき、TGFB ビットによる割り込み要求(TGIB)を許可または禁止します。
				0:TGFB ビットによる割り込み要求(TGIB)を禁止
				1:TGFB ビットによる割り込み要求(TGIB)を許可
0	TGIEA	0	R/W	TGR インタラプトイネーブル A
				TSR の TGFA ビットが 1 にセットされたとき、TGFA ビットによる割り込み要
				求(TGIA)を許可または禁止します。
				0:TGFA ビットによる割り込み要求(TGIA)を禁止
				1:TGFA ビットによる割り込み要求(TGIA)を許可



12.3.5 タイマステータスレジスタ (TSR)

TSR は、各チャネルのステータスの表示を行います。TPU には、各チャネルに1本、計2本のTSR があります。

ビット	ビット名	初期値	R/W	説 明
7		1		リザーブビット
6		1		リードすると常に 1 が読み出されます。ライトは無効です。
5		0		リザーブビット
				リードすると常に 0 が読み出されます。ライトは無効です。
4	TCFV	0	R/(W)*	オーバフローフラグ(TCFV)
				TCNT のオーバフローの発生を示すステータスフラグです。
				[セット条件]
				TCNT の値がオーバフローしたとき(H'FFFF H'0000)
				[クリア条件]
				TCFV = 1 の状態で TCFV をリード後、TCFV に 0 をライトしたとき
3		0		リザーブビット
2		0		リードすると常に0が読み出されます。ライトは無効です。
1	TGFB	0	R/(W)*	インプットキャプチャ / アウトプットコンペアフラグ B
				TGRB のインプットキャプチャまたはコンペアマッチの発生を示すステータス
				フラグです。
				[セット条件]
				TGRB がアウトプットコンペアレジスタとして機能している場合、TCNT = TGRB になったとき
				TGRB がインプットキャプチャとして機能している場合、インプットキャプチ
				TGRB がイフノットキャフテャとして機能している場合、イフノットキャフテー ャ信号により TCNT の値が TGRB に転送されたとき
				TGFB=1 の状態で TGFB をリード後、TGFB に 0 をライトしたとき
0	TGFA	0	R/(W)*	インプットキャプチャ / アウトプットコンペアフラグ A
			(,	TGRA のインプットキャプチャまたはコンペアマッチの発生を示すステータス
				フラグです。
				 [セット条件]
				 TGRA がアウトプットコンペアレジスタとして機能している場合、TCNT =
				TGRA になったとき
				TGRA がインプットキャプチャとして機能している場合、インプットキャプチ
				ャ信号により TCNT の値が TGRA に転送されたとき
				[クリア条件]
				TGFA = 1 の状態で TGFA をリード後、TGFA に 0 をライトしたとき

【注】 * フラグをクリアするための0ライトのみ可能です。

12.3.6 タイマカウンタ(TCNT)

TCNT は 16 ビットのリード / ライト可能なカウンタです。各チャネルに 1 本、計 2 本の TCNT があります。 TCNT は、リセットまたはハードウェアスタンパイモード時に H^{10000} に初期化されます。

TCNT の 8 ビット単位でのアクセスは禁止です。常に 16 ビット単位でアクセスしてください。

12.3.7 タイマジェネラルレジスタ (TGR)

TGR は 16 ビットのリード / ライト可能なアウトプットコンペア / インプットキャプチャ兼用のレジスタです。 各チャネルに 2 本、計 4 本のジェネラルレジスタがあります。 TGR は、リセット時に H'FFFF に初期化されます。 TGR の 8 ビット単位でのアクセスは禁止です。常に 16 ビット単位でアクセスしてください。

12.3.8 タイマスタートレジスタ (TSTR)

TSTR は、チャネル 1、2の TCNT の動作 / 停止を選択します。対応するビットを 1 にセットしたチャネルの TCNT がカウント動作を行います。 TMDR へ動作モードを設定する場合や TCR へ TCNT のカウントクロックを設定する場合は、 TCNT のカウンタ動作を停止してから行ってください。

ビット	ビット名	初期値	R/W	説 明
7~3		すべて 0		リザーブビット
				ライトするときは必ず 0 としてください。
2	CST2	0	R/W	カウンタスタート 2、1
1	CST1	0	R/W	TCNT の動作または停止を選択します。
				TIOC 端子を出力状態で動作中に、CST ビットに 0 をライトするとカウンタは 停止しますが、TIOC 端子のアウトプットコンペア出力レベルは保持されます。 CST ビットが 0 の状態で TIOR へのライトを行うと、設定した初期出力値に端 子の出力レベルが更新されます。
				0:TCNT_n のカウント動作は停止
				1 : TCNT_n はカウント動作 (n=2、1)
0		0		リザーブビット
				ライトするときは必ず 0 としてください。

12.3.9 タイマシンクロレジスタ (TSYR)

TSYR は、チャネルごとにの TCNT の独立動作または同期動作を選択します。対応するビットを 1 にセットしたチャネルが同期動作を行います。

ビット	ビット名	初期値	R/W	説 明
7~3		すべて 0		リザーブビット
				ライトするときは必ず 0 としてください。
2	SYNC2	0	R/W	タイマ同期 2、1
1	SYNC1	0	R/W	他のチャネルとの独立動作または同期動作を選択します。
				同期動作を選択すると、複数の TCNT の同期プリセットや、他チャネルのカウンタクリアによる同期クリアが可能となります。
				同期動作の設定には、SYNC ビットを 1 にセットする必要があります。同期クリアの設定には、SYNC ビットの他に TCR の CCLR2 ~ CCLR0 ビットで、TCNTのクリア要因を設定する必要があります。
				0: TCNT_n は独立動作(TCNT のプリセット / クリアは他チャネルと無関係)
				1:TCNT_n は同期動作
				TCNT の同期プリセット / 同期クリアが可能 (n=2、1)
0		0		リザーブビット
				ライトするときは必ず 0 としてください。

12.4 CPU とのインタフェース

12.4.1 16 ビットレジスタ

TCNT、TGR は 16 ビットのレジスタです。CPU との間のデータバスは 16 ビット幅なので、16 ビット単位での読み出し / 書き込みが可能です。

8 ビット単位での読み出し / 書き込みはできません。常に 16 ビット単位でアクセスしてください。 16 ビットレジスタのアクセス動作例を図 12.2 に示します。




図 12.2 16 ビットレジスタのアクセス動作(CPU TCNT(16 ビット))

12.4.2 8 ビットレジスタ

TCNT、TGR 以外のレジスタは8ビットのレジスタです。8ビット単位での読み出し/書き込みが可能です。8ビットレジスタのアクセス動作例を図 12.3、図 12.4に示します。




図 12.3 8 ビットレジスタのアクセス動作(CPU TCR(上位8ビット))




図 12.4 8 ビットレジスタのアクセス動作(CPU TMDR(下位 8 ビット))

12.5 動作説明

12.5.1 基本動作

各チャネルには、TCNT と TGR があります。TCNT は、アップカウント動作を行い、フリーランニング動作、 周期カウント動作、または外部イベントカウント動作が可能です。

TGR は、それぞれインプットキャプチャレジスタまたはアウトプットコンペアレジスタとして使用することができます。

(1) カウンタの動作

TSTR の CST2、CST1 ビットを 1 にセットすると、対応するチャネルの TCNT はカウント動作を開始します。 フリーランニングカウンタ動作、周期カウンタ動作などが可能です。

(a) カウント動作の設定手順例

カウント動作の設定手順例を図 12.5 に示します。




図 12.5 カウンタ動作設定手順例

(b) フリーランニングカウント動作と周期カウント動作

TPUのTCNT は、リセット直後はすべてフリーランニングカウンタの設定となっており、TSTR の対応するビットを 1 にセットするとフリーランニングカウンタとしてアップカウント動作を開始します。TCNT がオーバフロー(H'FFFF H'0000)すると、TSR の TCFV ビットが 1 にセットされます。このとき、対応する TIER の TCIEV ビットが 1 ならば、TPU は割り込みを要求します。TCNT はオーバフロー後、H'0000 からアップカウント動作を継続します。

フリーランニングカウンタの動作を図 12.6 に示します。




図 12.6 フリーランニングカウンタの動作

TCNT のクリア要因にコンペアマッチを選択したときは、対応するチャネルの TCNT は周期カウント動作を行います。周期設定用の TGR をアウトプットコンペアレジスタに設定し、TCR の CCLR1、CCLR0 ビットによりコンペアマッチによるカウンタクリアを選択します。設定後、TSTR の対応するビットを 1 にセットすると、周期カウンタとしてアップカウント動作を開始します。カウント値が TGR の値と一致すると、TSR の TGF ビットが 1 にセットされ、TCNT は H'0000 にクリアされます。

このとき対応する TIER の TGIE ビットが 1 ならば、TPU は割り込みを要求します。TCNT はコンペアマッチ後、H'0000 からアップカウント動作を継続します。

周期カウンタの動作を図 12.7 に示します。




図 12.7 周期カウンタの動作

(2) コンペアマッチによる波形出力機能

TPU は、コンペアマッチにより対応する出力端子から0出力/1出力/トグル出力を行うことができます。

(a) コンペアマッチによる波形出力動作の設定手順例

コンペアマッチによる波形出力動作の設定手順例を図 12.8 に示します。




図 12.8 コンペアマッチによる波形出力動作例

(b) 波形出力動作例

1 出力例を図 12.9 に示します。

TCNT をフリーランニングカウント動作とし、コンペアマッチ A により 1 出力となるように設定した場合の例です。設定したレベルと端子のレベルが一致した場合には、端子のレベルは変化しません。




図 12.9 1 出力の動作例

トグル出力の例を図 12.10 に示します。

TCNT を周期カウント動作(コンペアマッチ B によりカウンタクリア)に、コンペアマッチ A、B ともトグル出力となるように設定した場合の例です。




図 12.10 トグル出力の動作例

(3) インプットキャプチャ機能

TIOC 端子の入力エッジを検出して TCNT の値を TGR に転送することができます。 検出エッジは立ち上がりエッジ / 立ち下がりエッジ / 両エッジから選択できます。

(a) インプットキャプチャ動作の設定手順例

インプットキャプチャ動作の設定手順例を図 12.11 に示します。




図 12.11 インプットキャプチャ動作の設定例

(b) インプットキャプチャ動作例

インプットキャプチャ動作例を図 12.12 に示します。

TIOCA 端子のインプットキャプチャ入力エッジは立ち上がり / 立ち下がりの両エッジ、また TIOCB 端子のインプットキャプチャ入力エッジは立ち下がりエッジを選択し、TCNT は TGRB のインプットキャプチャでカウンタクリアされるように設定した場合の例です。




図 12.12 インプットキャプチャ動作例

12.5.2 同期動作

同期動作は、複数の TCNT の値を同時に書き換えることができます (同期プリセット)。また、TCR の設定により複数の TCNT を同時にクリアすることができます (同期クリア)。

同期動作により、1つのタイムベースに対してTGR を増加することができます。 チャネルごとに同期動作の設定が可能です。

(1) 同期動作の設定手順例

同期動作の設定手順例を図 12.13 に示します。




図 12.13 同期動作の設定手順例

(2) 同期動作の例

同期動作の例を図 12.14 に示します。

チャネル 1、2 を同期動作かつ PWM モード 1 に設定し、チャネル 1 のカウンタクリア要因を TGRB_1 のコンペアマッチ、またチャネル 2 のカウンタクリア要因を同期クリアに設定した場合の例です。

2 相の PWM 波形を TIOC1A、TIOC2A 端子から出力します。このとき、チャネル 1、2 の TCNT は同期プリセット、TGRB_1 のコンペアマッチによる同期クリアを行い、TGRB_1 に設定したデータが PWM 周期となります。 PWM モードについては、「12.5.4 PWM モード」を参照してください。




図 12.14 同期動作の動作例

12.5.3 カスケード接続動作

カスケード接続動作は、2 チャネルの 16 ビットカウンタを接続して 32 ビットカウンタとして動作させる機能です。

この機能は、チャネル 1 のカウンタクロックを TCR の TPSC2 ~ TPSC0 ビットで TCNT2 のオーバフローでカウントに設定することにより動作します。

表 12.11 にカスケード接続の組み合わせを示します。

組み合わせ	上位 16 ビット	下位 16 ビット	
チャネル 1 とチャネル 2	TCNT1	TCNT2	

表 12.11 カスケード接続組み合わせ

(1) カスケード接続動作の設定手順

カスケード接続動作設定手順を図 12.15 に示します。



図 12.15 カスケード接続動作設定手順

(2) カスケード接続動作例

TCNT1 は TCNT2 のオーバフローでカウント、TGRA_1 と TGRA_2 をインプットキャップチャレジスタに設定し、TIOC 端子の立ち上がりエッジを選択したときの動作を図 12.16 に示します。

TIOCA1 端子と TIOCA2 端子に立ち上がりエッジを同時に入力することにより、TGRA_1 に上位 16 ビット、TGRA 2 に下位 16 ビットの 32 ビットデータが転送されます。




図 12.16 カスケード接続動作例



12.5.4 PWM ∓ − ド

PWM モードは出力端子よりそれぞれ PWM 波形を出力するモードです。各 TGR のコンペアマッチによる出力レベルは 0 出力 / 1 出力 / トグル出力の中から選択可能です。

TGR のコンペアマッチをカウンタクリア要因とすることにより、そのレジスタに周期を設定することができます。全チャネル独立に PWM モードに設定できます。同期動作も可能です。

PWM モードは次に示す2種類あります。

(1) PWM モード 1

TGRA と TGRB をペアで使用して、TIOCA 端子から PWM 出力を生成します。TIOCA 端子からコンペアマッチ A によって TIOR の IOA3 ~ IOA0 ビットで指定した出力を、また、コンペアマッチ B によって TIOR の IOB3 ~ IOB0 ビットで指定した出力を行います。初期出力値は TGRA に設定した値になります。ペアで使用する TGR の設定値が同一の場合、コンペアマッチが発生しても出力値は変化しません。

PWM モード 1 では、最大 2 相の PWM 出力が可能です。

(2) PWM モード2

TGR の 1 本を周期レジスタ、他の TGR をデューティレジスタに使用して PWM 出力を生成します。コンペアマッチによって、TIOR で指定した出力を行います。また、同期レジスタのコンペアマッチによるカウンタのクリアで各端子の出力値は TIOR で設定した初期値が出力されます。周期レジスタとデューティレジスタの設定値が同一の場合、コンペアマッチが発生しても出力値は変化しません。

PWM モード2では、最大2相のPWM 出力が可能です。

PWM 出力端子とレジスタの対応を表 12.12 に示します。

 チャネル
 レジスタ
 出力端子

 PWM モード 1
 PWM モード 2*

 1
 TGRA_1
 TIOCA1
 TIOCA1

 TGRB_1

 2
 TGRA_2
 TIOCA2
 TIOCA2

 TGRB_2

表 12.12 各 PWM 出力のレジスタと出力端子

【注】 * PWM モード2のとき、周期を設定した TGR の PWM 出力はできません。

(3) PWM モードの設定手順例

PWM モードの設定手順例を図 12.17 に示します。




図 12.17 PWM モードの設定手順例

(4) PWM モードの動作例

PWM モード 1 の動作例を図 12.18 に示します。この図は、TCNT のクリア要因を TGRA のコンペアマッチとし、TGRA の初期出力値を 0、TGRB の出力値を 1に設定した場合の例です。

この場合、TGRAに設定した値が周期となり、TGRBに設定した値がデューティになります。




図 12.18 PWM モードの動作例 (1)

PWM モード 2 の動作例を図 12.19 に示します。この図は、チャネル 1 と 2 を同期動作させ、TCNT のクリア要因を $TGRB_2$ のコンペアマッチとし、他の TGR ($TGRA_1$ 、 $TGRA_2$) の初期出力値を 0、出力値を 1 に設定して 2 相の PWM 波形を出力させた場合の例です。

この場合、TGRB_2 に設定した値が周期となり、他の TGR に設定した値がデューティになります。




図 12.19 PWM モードの動作例 (2)






図 12.20 PWM モードの動作例(3)

12.6 割り込み要因

TPU の割り込み要因には、TGR のインプットキャプチャ/コンペアマッチ、TCNT のオーバフローの 2 種類があります。各割り込み要因は、それぞれ専用のステータスフラグと、許可/禁止ビットを持っているため、割り込み要求信号の発生を独立に許可または禁止することができます。

割り込み要因が発生すると、TSR の対応するステータスフラグが 1 にセットされます。このとき TIER の対応する許可 / 禁止ビットが 1 にセットされていれば、割り込みを要求します。ステータスフラグを 0 にクリアすることで割り込み要求は解除されます。

チャネル間の優先順位は、割り込みコントローラにより変更可能です。チャネル内の優先順位は固定です。詳細は「第4章 割り込みコントローラ」を参照してください。

表 12.13 に TPU の割り込み要因の一覧を示します。

チャネル	名称	割り込み要因	割り込みフラグ	優先順位
1	TGI1A	TGRA_1 のインプットキャプチャ / コンペアマッチ	TGFA_1	高
	TGI1B	TGRB_1 のインプットキャプチャ / コンペアマッチ	TGFB_1	^
	TCI1V	TCNT_1 のオーバフロー	TCFV_1	
2	TGI2A	TGRA_2 のインプットキャプチャ / コンペアマッチ	TGFA_2	
	TGI2B	TGRB_2 のインプットキャプチャ / コンペアマッチ	TGFB_2	
	TCI2V	TCNT_2 のオーバフロー	TCFV_2	低


表 12.13 TPU 割り込み一覧

(1) インプットキャプチャ/コンペアマッチ割り込み

各チャネルの TGR のインプットキャプチャ/コンペアマッチの発生により、TSR の TGF フラグが 1 にセットされたとき、TIER の TGIE ビットが 1 にセットされていれば、割り込みを要求します。TGF フラグを 0 にクリアすることで割り込み要求は解除されます。TPU には、各チャネルに 2 本、計 4 本のインプットキャプチャ/コンペアマッチ割り込みがあります。

(2) オーバフロー割り込み

各チャネルの TCNT のオーバフローの発生により、TSR の TCFV フラグが 1 にセットされたとき、TIER の TCIEV ビットが 1 にセットされていれば、割り込みを要求します。 TCFV フラグを 0 にクリアすることで割り込み要求は解除されます。 TPU には、各チャネルに 1 本、計 2 本のオーバフロー割り込みがあります。



12.7 動作タイミング

12.7.1 入出力タイミング

(1) TCNT のカウントタイミング

内部クロック動作の場合の TCNT のカウントタイミングを図 12.21 に示します。また、外部クロック動作の場合の TCNT のカウントタイミングを図 12.22 に示します。




図 12.21 内部クロック動作時のカウントタイミング




図 12.22 外部クロック動作時のカウントタイミング

(2) アウトプットコンペア出力タイミング

コンペアマッチ信号は、TCNT と TGR が一致した最後のステート(TCNT が一致したカウント値を更新するタイミング)で発生します。コンペアマッチ信号が発生したとき、TIOR で設定した出力値がアウトプットコンペア出力端子(TIOC 端子)に出力されます。TCNT と TGR が一致した後、TCNT 入力クロックが発生するまで、コンペアマッチ信号は発生しません。

アウトプットコンペア出力タイミングを図 12.23 に示します。




図 12.23 アウトプットコンペア出力タイミング

(3) インプットキャプチャ信号タイミング

インプットキャプチャのタイミングを図 12.24 に示します。




図 12.24 インプットキャプチャ入力信号タイミング

(4) コンペアマッチ / インプットキャプチャによるカウンタクリアタイミング コンペアマッチの発生によるカウンタクリアを指定した場合のタイミングを図 12.25 に示します。 インプットキャプチャの発生によるカウンタクリアを指定した場合のタイミングを図 12.26 に示します。




図 12.25 カウンタクリアタイミング(コンペアマッチ)




図 12.26 カウンタクリアタイミング (インプットキャプチャ)

12.7.2 割り込み信号タイミング

(1) コンペアマッチ時の TGF フラグのセットタイミング

コンペアマッチの発生による TSR の TGF フラグのセットタイミングと、TGI 割り込み要求信号のタイミングを図 12.27に示します。




図 12.27 TGI 割り込みタイミング (コンペアマッチ)

(2) インプットキャプチャ時の TGF フラグのセットタイミング

インプットキャプチャの発生による TSR の TGF フラグのセットタイミングと、TGI 割り込み要求信号のタイミングを図 12.28 に示します。




図 12.28 TGI 割り込みタイミング(インプットキャプチャ)

(3) TCFV フラグのセットタイミング

オーバフローの発生による TSR の TCFV フラグのセットタイミングと、TCIV 割り込み要求信号のタイミングを図 12.29 に示します。




図 12.29 TCIV 割り込みのセットタイミング

(4) ステータスフラグのクリアタイミング

ステータスフラグは CPU が 1 の状態をリードした後、0 をライトするとクリアされます。CPU によるステータスフラグのクリアタイミングを図 12.30 に示します。




図 12.30 CPU によるステータスフラグのクリアタイミング

12.8 使用上の注意事項

12.8.1 モジュールスタンバイ機能の設定

クロック停止レジスタにより、TPUの動作禁止/許可を設定することが可能です。初期値では、TPUは動作します。モジュールスタンバイ機能を解除することにより、レジスタのアクセスが可能になります。詳細は、「6.4モジュールスタンバイ機能」を参照してください。

12.8.2 入力クロックの制限事項

入力クロックのパルス幅は、単エッジの場合は 1.5 ステート以上、両エッジの場合は 2.5 ステート以上が必要です。これ以下のパルス幅では正しく動作しませんのでご注意ください。

12.8.3 周期設定上の注意事項

コンペアマッチによるカウンタクリアを設定した場合、TCNT は TGR の値と一致した最後のステート(TCNT が一致したカウント値を更新するタイミング)でクリアされます。このため、実際のカウンタの周波数は次の式のようになります。

 $f = \frac{}{(N+1)}$

f : カウンタ周波数 : 動作周波数

N : TGR の設定値

12.8.4 TCNT のライトとクリアの競合

TCNT のライトサイクル中の T2 ステートでカウンタクリア信号が発生すると、TCNT へのライトは行われずに TCNT のクリアが優先されます。

このタイミングを図 12.31 に示します。




図 12.31 TCNT のライトとクリアの競合

12.8.5 TCNT のライトとカウントアップの競合

TCNT のライトサイクル中の T2 ステートでカウントアップが発生してもカウントアップされず、TCNT へのライトが優先されます。

このタイミングを図 12.32 に示します。




図 12.32 TCNT のライトとカウントアップの競合



12.8.6 TGR のライトとコンペアマッチの競合

TGR のライトサイクル中の T2 ステートでコンペアマッチが発生しても TGR のライトが優先され、コンペアマッチ信号は禁止されます。前回と同じ値をライトした場合でもコンペアマッチは発生しません。

このタイミングを図 12.33 に示します。




図 12.33 TGR のライトとコンペアマッチの競合

12.8.7 TGR のリードとインプットキャプチャの競合

TGR のリードサイクル中の T1 ステートでインプットキャプチャ信号が発生すると、リードされるデータはインプットキャプチャ転送後のデータとなります。

このタイミングを図 12.34 に示します。




図 12.34 TGR のリードとインプットキャプチャの競合

12.8.8 TGR のライトとインプットキャプチャの競合

TGR のライトサイクル中の T2 ステートでインプットキャプチャ信号が発生すると、TGR へのライトは行われず、インプットキャプチャが優先されます。

このタイミングを図 12.35 に示します。




図 12.35 TGR のライトとインプットキャプチャの競合



12.8.9 オーバフローとカウンタクリアの競合

オーバフローとカウンタクリアが同時に発生すると、TSR の TCFV フラグはセットされず、TCNT のクリアが優先されます。

TGR のコンペアマッチをクリア要因とし、TGR に H'FFFF を設定した場合の動作タイミングを図 12.36 に示します。




図 12.36 オーバフローとカウンタクリアの競合

12.8.10 TCNT のライトとオーバフローの競合

TCNT のライトサイクル中の T2 ステートでカウントアップが発生し、オーバフローが発生しても TCNT へのライトが優先され、TSR の TCFV フラグはセットされません。

TCNT のライトとオーバフロー競合時の動作タイミングを図 12.37 に示します。




図 12.37 TCNT のライトとオーバフローの競合

12.8.11 入出力端子の兼用

TIOCAI 入出力と TCLKA 入力、TIOCBI 入出力と TCLKB 入力、TIOCA2 入出力と TCLKC 入力の端子がそれぞれ兼用になっています。外部クロックを入力する場合には、兼用されている端子からコンペアマッチ出力を行わないでください。

12.8.12 モジュールスタンバイ時の割り込み


割り込みが要求された状態でモジュールスタンバイ機能にすると、CPU の割り込み要因のクリアができません。 事前に割り込みをディスエーブルしてからモジュールスタンバイ機能にしてください。

13. 非同期イベントカウンタ (AEC)

非同期イベントカウンタ(Asynchronous Event Counter)は、外部イベントクロックまたは内部クロックが入るたびにカウントアップするイベントカウンタです。非同期イベントカウンタのブロック図を図 13.1 に示します。

13.1 特長

- 非同期イベントをカウント可能システムクロック()、またはサブクロック(_{SUB})の動作とは無関係に入力される外部イベントのカウ
- 2チャネルの独立した8ビットイベントカウンタ、または1チャネルの独立した16ビットイベントカウンタとし
- IRQAECがHighレベル時またはイベントカウンタPWM出力(IECPWM)がHighレベルの時にイベント/クロック入力が有効
- IRQAECまたはイベントカウンタPWM出力(IECPWM)割り込みは両エッジで検出可能。非同期カウンタを用いない場合は、独立した割り込みとして使用可能
- イベントカウンタPWMを用い、イベントクロック入力の禁止 / 許可が一定周期で制御可能
- 4種類のクロックソースを選択可能3種類の内部クロック(/2、 /4、 /8)と外部イベントのうちから選択できます。
- AEVL端子、AEVH端子は両エッジでカウント可能
- ソフトウェアによってカウンタのリセット、カウントアップ機能の停止が制御可能
- イベントカウンタのオーバフローを検出し、自動的に割り込みを発生
- モジュールスタンバイモードにより、未使用時はモジュール単体でスタンバイモードに設定可能になります。 (詳細は、「6.4 モジュールスタンバイ機能」を参照してください。)








図 13.1 非同期イベントカウンタブロック図

13.2 入出力端子

非同期イベントカウンタの端子構成を表 13.1 に示します。

表 13.1 端子構成

名称	略称	入出力	機能
非同期イベント入力 H	AEVH	入力	イベントカウンタ H に入力するイベント入力端子
非同期イベント入力L	AEVL	入力	イベントカウンタLに入力するイベント入力端子
イベント入力イネーブル 割り込み入力	IRQAEC	入力	イベント入力を有効にする割り込み入力端子

13.3 レジスタの説明

非同期イベントカウンタには以下のレジスタがあります。

- イベントカウンタPWMコンペアレジスタ(ECPWCR)
- イベントカウンタPWMデータレジスタ (ECPWDR)
- 入力端子エッジセレクトレジスタ (AEGSR)
- イベントカウンタコントロールレジスタ(ECCR)
- イベントカウンタコントロール/ステータスレジスタ(ECCSR)
- イベントカウンタH(ECH)
- イベントカウンタL(ECL)

13.3.1 イベントカウンタ PWM コンペアレジスタ (ECPWCR)

ECPWCR はイベントカウンタ PWM 波形の 1 変換周期を設定します。 本レジスタリード/ライト時は、ワードサイズでリード/ライトしてください。

ビット	ビット名	初期値	R/W	説 明
15	ECPWCR15	1	R/W	イベントカウンタ PWM 波形 1 変換周期
14	ECPWCR14	1	R/W	AEGSR の ECPWME ビットが 1 のとき、イベントカウンタ PWM は動作
13	ECPWCR13	1	R/W	中ですので ECPWCR を書き換えないでください。
12	ECPWCR12	1	R/W	↑ 変換周期を変更する際は必ず AEGSR の ECPWME を 0 にしてイベントカー・ウンタ PWM を停止させて書き換えてください。
11	ECPWCR11	1	R/W	JJJ T WIN EFFECE CECIAL CVI.
10	ECPWCR10	1	R/W	
9	ECPWCR9	1	R/W	
8	ECPWCR8	1	R/W	
7	ECPWCR7	1	R/W	
6	ECPWCR6	1	R/W	
5	ECPWCR5	1	R/W	
4	ECPWCR4	1	R/W	
3	ECPWCR3	1	R/W	
2	ECPWCR2	1	R/W	
1	ECPWCR1	1	R/W	
0	ECPWCR0	1	R/W	

13.3.2 イベントカウンタ PWM データレジスタ (ECPWDR)

ECPWDR はイベントカウンタ PWM 波形生成部のデータを制御します。

本レジスタライト時は、ワードサイズでライトしてください。

ビット	ビット名	初期値	R/W	説 明
15	ECPWDR15	0	W	イベントカウンタ PWM 波形生成データ制御
14	ECPWDR14	0	W	AEGSR の ECPWME ビットが 1 のとき、イベントカウンタ PWM は動作
13	ECPWDR13	0	W	中ですので ECPWDR を書き換えないでください。
12	ECPWDR12	0	W	変換周期を変更する際は必ず AEGSR の ECPWME を 0 にしてイベントカ
11	ECPWDR11	0	W	ウンタ PWM を停止させて書き換えてください。
10	ECPWDR10	0	W	
9	ECPWDR9	0	W	
8	ECPWDR8	0	W	
7	ECPWDR7	0	W	
6	ECPWDR6	0	W	
5	ECPWDR5	0	W	
4	ECPWDR4	0	W	
3	ECPWDR3	0	W	
2	ECPWDR2	0	W	
1	ECPWDR1	0	W	
0	ECPWDR0	0	W	

13.3.3 入力端子エッジセレクトレジスタ (AEGSR)

AEGSR は AEVH 端子、AEVL 端子、IRQAEC 端子の立ち上がり、立ち下がり、両エッジセンスの検出の選択を設定します。

ビット	ビット名	初期値	R/W	説 明
7	AHEGS1	0	R/W	AEC エッジ選択 H
6	AHEGS0	0	R/W	AEVH 端子のエッジ検出を選択します。
				00:AEVH 端子の立ち下がりエッジを検出
				01:AEVH 端子の立ち上がりエッジを検出
				10:AEVH 端子の両エッジを検出
				11:設定禁止
5	ALEGS1	0	R/W	AEC エッジ選択 L
4	ALEGS0	0	R/W	AEVL 端子のエッジ検出を選択します。
				00:AEVL 端子の立ち下がりエッジを検出
				01:AEVL 端子の立ち上がりエッジを検出
				10:AEVL 端子の両エッジを検出
				11:設定禁止



ビット	ビット名	初期値	R/W	説明		
3	AIEGS1	0	R/W	IRQAEC エッジ選択		
2	AIEGS0	0	R/W	IRQAEC 端子のエッジ検出を選択します。		
				00:IRQAEC 端子の立ち下がりエッジを検出		
				01:IRQAEC 端子の立ち上がりエッジを検出		
				10:IRQAEC 端子の両エッジを検出		
				11:設定禁止		
1	ECPWME	0	R/W	イベントカウンタ PWM イネーブル		
				イベントカウンタ PWM の動作および、IRQAEC 選択の制御をします。		
				0:AEC 用 PWM 動作の停止および IRQAEC を選択する		
				1:AEC 用 PWM 動作の許可および IRQAEC を選択しない		
0	=	0	R/W	リザーブビット		
				リード / ライト可能ですが、1 にセットしないでください。		

13.3.4 イベントカウンタコントロールレジスタ (ECCR)

ECCR はカウンタの入力クロック、IRQAEC/IECPWM の制御をします。

ビット	ビット名	初期値	R/W	説 明		
7	ACKH1	0	R/W	AEC クロック選択 H		
6	ACKH0	0	R/W	ECH 側で使用するクロックの選択をします。		
				00:AEVH 端子入力		
				01 : /2		
				10: /4		
				11 : /8		
5	ACKL1	0	R/W	AEC クロック選択 L		
4	ACKL0	0	R/W	ECL 側で使用するクロックの選択をします。		
				00:AEVL 端子入力		
				01 : /2		
				10: /4		
				11 : /8		
3	PWCK2	0	R/W	イベントカウンタ用 PWM のクロック選択		
2	PWCK1	0	R/W	イベントカウンタ用 PWM のクロックの選択をします。		
1	PWCK0	0	R/W	000 : /2		
				001 : /4		
				010 : /8		
				011 : /16		
				1x0 : /32		
				1x1 : /64		
0	=	0	R/W	リザーブビット		
				リード / ライト可能ですが、1 にセットしないでください。		

【注】 x: Don't care

13.3.5 イベントカウンタコントロール / ステータスレジスタ (ECCSR)

ECCSR はカウンタのオーバフローの検出、カウンタのリセット、カウントアップ機能の制御を行います。

ビット	ビット名	初期値	R/W	説 明			
7	OVH	0	R/W*	カウンタオーバフローH			
				ECH がオーバフローしたことを示すステータスフラグです。			
				[セット条件]			
				ECH の値が H'FF H'00 になったとき			
				[クリア条件]			
				1 をリードした後、0 をライトしたとき			
6	OVL	0	R/W*	* カウンタオーバフローL			
				ECL がオーバフローしたことを示すステータスフラグです。			
				[セット条件]			
				CH2 が 1 の状態で ECL の値が H'FF H'00 になったとき			
				[クリア条件]			
				1 をリードした後、0 をライトしたとき			
5	-	0	R/W	リザーブビット			
				リード / ライト可能ですが、1 にセットしないでください。			
4	CH2	0	R/W	チャネル選択			
				ECH、ECL イベントカウンタの使用方法を選択します。			
				0: ECH、ECL を 1 チャネルの 16 ビットイベントカウンタとして使用			
				1:ECH、ECL を2チャネルの8ビットイベントカウンタとして使用			
3	CUEH	0	R/W	カウントアップイネーブル H			
				ECHに入力されるイベントクロックの入力を禁止/許可します。			
				0:ECH のイベントクロック入力を禁止(ECH の値保持)			
				1:ECH のイベントクロック入力を許可			
2	CUEL	0	R/W	カウントアップイネーブル L			
				ECL に入力されるイベントクロックの入力を禁止 / 許可します。			
				0:ECL のイベントクロック入力を禁止(ECL の値保持)			
				1:ECL のイベントクロック入力を許可			
1	CRCH	0	R/W	カウンタリセット制御 H			
				ECH のリセットを制御します。			
				0: ECH をリセット			
				1:ECH のリセットを解除しカウントアップ機能を許可			
0	CRCL	0	R/W	カウンタリセット制御 L			
				ECL のリセットを制御します。			
				0: ECL をリセット			
				1:ECL のリセットを解除しカウントアップ機能を許可			

【注】 * フラグクリアのため0ライトのみ可能です。

13.3.6 イベントカウンタ H (ECH)

ECH は 8 ビットのリード可能なアップカウンタで、独立した 8 ビットのイベントカウンタとして動作します。 また、ECL と組み合わせることで 16 ビットのイベントカウンタ上位 8 ビットのアップカウンタとして動作します。

ビット	ビット名	初期值	R/W	説 明
7	ECH7	0	R	入力クロックは外部非同期イベント AEVH 端子、 /2、 /4、 /8 または
6	ECH6	0	R	下位8ビットカウンタECLからのオーバフロー信号のいずれかを選択可能
5	ECH5	0	R	↑です。ECCSR の CRCH を 0 にすることにより H'00 にクリア可能です。
4	ECH4	0	R	
3	ECH3	0	R	
2	ECH2	0	R	
1	ECH1	0	R	
0	ECH0	0	R	

13.3.7 イベントカウンタ L (ECL)

ECL は 8 ビットのリード可能なアップカウンタで、独立した 8 ビットのイベントカウンタとして動作します。 また、ECH と組み合わせることで 16 ビットのイベントカウンタ下位 8 ビットのアップカウンタとして動作します。

ビット	ビット名	初期値	R/W	説 明
7	ECL7	0	R	入力クロックは外部非同期イベント AEVL 端子、 /2、 /4、 /8 を使用
6	ECL6	0	R	します。ECCSR の CRCL を 0 にすることにより H'00 にクリア可能です。
5	ECL5	0	R	
4	ECL4	0	R	
3	ECL3	0	R	
2	ECL2	0	R	
1	ECL1	0	R	
0	ECL0	0	R	

13.4 動作説明

13.4.1 16 ビットカウンタの動作

ECCSR の CH2 を 0 にクリアすると、ECH、ECL は 16 ビットのカウンタとして動作します。

このときの入力クロックソースは ECCR の ACKL1 ~ 0 によって /2、 /4、 /8、および AEVL 端子入力の 4 種類から選択できます。AEVL 端子入力を選択した場合、ALEGS1 ~ 0 によって入力センスを選択します。ただし、入力クロックが有効になるのは IRQAEC が High レベルまたは IECPWM が High レベルのときです。 IRQAEC が Low レベルまたは IECPWM が Low レベルのときは、入力クロックはカウンタに入力されないため、カウンタは動作しません。16 ビットカウンタとして使用する場合のソフトウェア手順を図 13.2 に示します。



図 13.2 16 ビットカウンタとして使用する場合のソフトウェア手順

リセット時、CH2 は 0 にクリアされるため、リセット後は ECH、ECL は 16 ビットカウンタとして動作し、ACKL1 ~ 0 は B'00 にクリアされるため、動作クロックは AEVL 端子からの非同期イベント入力になります。 また、AEVL 端子の入力は立ち下がりエッジ検出になります。

ECH、ECL のカウント値がともに HFF になった後に、クロックが入力されると ECH、ECL はオーバフロー (H'FFFF~H'0000) し、ECCSR の OVH フラグが 1 にセットされ、ECH、ECL のカウント値は各々H'00 に戻り、カウントアップを再開します。オーバフロー発生時には、IRR2 の IRREC が 1 にセットされます。このとき IENR2 の IENEC が 1 ならば CPU に割り込みを要求します。

13.4.2 8 ビットカウンタの動作

ECCSR の CH2 を 1 にセットすると、ECH、ECL は独立した 8 ビットのカウンタとして動作します。

このときの入力クロックソースは、ECH は ECCR の ACKHI ~ 0 によって /2、 /4、 /8、AEVH 端子入力の 4 種類から選択でき、ECL は ECCR の ACKLI ~ 0 によって /2、 /4、 /8、AEVL 端子入力の 4 種類から選択できます。AEVH 端子入力を選択した場合、AHEGSI ~ 0 によって入力センスを選択し、AEVL 端子入力を選択した場合、ALEGSI ~ 0 によって入力センスを選択します。ただし、入力クロックが有効になるのは IRQAEC が High レベルまたは IECPWM が High レベルのときです。 IRQAEC が Low レベルまたは IECPWM が Low レベルのときは、入力クロックはカウンタに入力されないため、カウンタは動作しません。8 ビットカウンタとして使用する場合のソフトウェア手順を図 13.3 に示します。




図 13.3 8 ビットカウンタとして使用する場合のソフトウェア手順

ECH のカウント値が HFF になった後にクロックが入力されると、ECH はオーバフローし ECCSR の OVH フラグが 1 にセットされ、ECH のカウント値は H'00 に戻り、カウントアップを再開します。また、ECL のカウント値が H'FF になった後にクロックが入力されると、ECL はオーバフローし ECCSR の OVL フラグが 1 にセットされ、ECL のカウント値は H'00 に戻り、カウントアップを再開します。オーバフロー発生時には、IRR2 の IRREC が 1 にセットされます。このとき IENR2 の IENEC が 1 ならば CPU に割り込みを要求します。

13.4.3 IRQAEC の動作

AEGSR の ECPWME が 0 のとき、ECH、ECL の入力クロックが有効になるのは IRQAEC が High レベルのときです。IRQAEC が Low レベルのときは、入力クロックはカウンタに入力されないため、ECH、ECL はカウントしません。したがって、IRQAEC を制御することにより ECH、ECL のカウント動作を外部から制御することが可能です。このとき、ECH、ECL を個々に制御することはできません。

IRQAEC は割り込み要因としても動作可能です。

割り込み許可は IENR1 の IENEC2 によって制御します。IRQAEC の割り込みが発生すると IRR1 の割り込み要求フラグ IRREC2 が 1 にセットされます。このとき IENR1 の IENEC2 が 1 ならば CPU に割り込みを要求します。 IRQAEC 入力端子の入力センスは AEGSR の AIAGS1 ~ 0 によって立ち上がり、立ち下がり、両エッジ検出を選択できます。

13.4.4 イベントカウンタ PWM の動作

AEGSR の ECPWME が 1 のとき、ECH、ECL の入力クロックが有効になるのはイベントカウンタ PWM の出力 (IECPWM) が High レベルのときです。IECPWM が Low レベルのときは、入力クロックはカウンタに入力されないため、ECH、ECL はカウントしません。したがって、イベントカウンタ PWM を制御することにより ECH、ECL のカウント動作を周期的に制御することが可能です。このとき、ECH、ECL を個々に制御することはできません。

IECPWM は割り込み要因としても動作可能です。

割り込み許可は IENR1 の IENEC2 によって制御します。IECPWM の割り込みが発生すると IRR1 の割り込み要求フラグ IRREC2 が 1 にセットされます。このとき IENR1 の IENEC2 が 1 ならば CPU に割り込みを要求します。 IECPWM 割り込みセンスは AEGSR の AIAGS1 ~ 0 によって立ち上がり、立ち下がり、両エッジ検出を選択できます。

図 13.4、表 13.2 にイベントカウンタ PWM の動作例を示します。




図 13.4 イベントカウンタ動作波形

【注】 上記 Ndr と Ncm は必ず Ndr < Ncm の関係で設定してください。 それ以外の設定のときは、イベントカウンタ PWM の出力は Low レベル固定になります。

例)fosc 4MI	例)fosc 4MHz、f 4MHz、高速アクティブモード、ECPWCR の値(Ncm) = H'7A11、ECPWDR の値(Ndr) = H'16E3 の例										
クロック ソース選択	クロックソース 周期 (T)*	ECPWCRの値 (Ncm)	ECPWDRの値 (Ndr)	toff =(T x(Ndr + 1)) - tcyc	$tcm = T \times (Ncm + 1)$	ton = tcm - toff					
/2	0.5μs			2.92975ms	15.625ms	12.69525ms					
/4	1μs			5.85975ms	31.25ms	25.39025ms					
/8	2μs	H'7A11	H'16E3	11.71975ms	62.5ms	50.78025ms					
/16	4μs	D'31249	D'5859	23.43975ms	125.0ms	101.56025ms					
/32	8µs			46.87975ms	250.0ms	203.12025ms					
/64	16µs			93.75975ms	500.0ms	406.24025ms					

表 13.2 イベントカウンタ PWM 動作例

【注】 * toffの最小幅

13.4.5 クロック入力許可/禁止機能の動作

イベントカウンタへ入力されるクロックは AEGSR の ECPWME が 0 のときは、IRQAEC 端子、AEGSR の ECPWME が 1 のときは、イベントカウンタ PWM の出力 IECPWM によって制御できます。この機能は各信号によって入力されるクロックを強制的に停止させるため、IRQAEC のタイミングまたは IECPWM のタイミングによって最大 1 カウント分の誤差が生じます。図 13.5 にその動作例を示します。




図 13.5 クロック制御動作例

13.5 非同期イベントカウンタの動作モード

非同期イベントカウンタの動作モードを表 13.3 に示します。

表 13.3 非同期イベントカウンタの動作モード

動作モード	リセット	アクティブ	スリープ	ウォッチ	サブ	サブ	スタンバイ	モジュール
					アクティブ	スリープ		スタンバイ
AEGSR	リセット	動作	動作	保持*1	動作	動作	保持	保持
ECCR	リセット	動作	動作	保持*1	動作	動作	保持	保持
ECCSR	リセット	動作	動作	保持*1	動作	動作	保持*1	保持
ECH	リセット	動作	動作	動作* ¹ *²	動作*2	動作*2	動作*1*2	停止
ECL	リセット	動作	動作	動作*1*2	動作*2	動作*²	動作*1*2	停止
IRQAEC	リセット	動作	動作	保持*3	動作	動作	保持*3	保持*4
イベント	リセット	動作	動作	保持	保持	保持	保持	保持
カウンタ PWM								

- 【注】 *1 非同期外部イベントが入力されるとカウンタはカウントアップします。また、オーバフロー発生時に割り込みを要求します。
 - *2 非同期外部イベントを選択した場合に動作、その他は停止して保持。
 - *3 IRQAEC によるクロック制御は動作しますが、割り込みは動作しません。
 - *4 モジュールスタンバイモードではクロックを停止しているため IRQAEC の影響は受けません。

13.6 使用上の注意事項


- 1. ECH、ECLの値をリードする場合には、リードする前に8ビットモードではECCSRのCUEH、CUELを0に、16 ビットモードではCUELを0にクリアして非同期イベント入力をカウンタに入力しないようにしてください。 リードしている際にイベントカウンタがカウントアップすると正しい値がリードできません。
- 2. AEVH、AEVL端子に入力するクロックの周波数は、1.8~3.6V範囲で最大4.2MHzまで、2.7~3.6V範囲で最大10MHzとしてください。またクロックのHigh幅、Low幅は「第24章 電気的特性」を参照してください。 デューティ比はいくつでもかまいません。

表 13.4 に最大クロック周波数を示します。

モード			AEVL、AEVH 端子に入力する最大クロック周波数
アクティブ(高速)、スリープ(高速)			10MHz
アクティブ(中速)、スリープ(中速)	(osc/8)	2· fosc
	(osc/16)	fosc
	(osc/32)	1/2·fosc
	(osc/64)	1/4• fosc
ウォッチ、サブアクティブ、サブスリープ、スタンバイ	(_w /2)	1000kHz
	(_w /4)	500kHz
_w =32.768kHz または 38.4kHz	(_w /8)	250kHz

表 13.4 最大クロック周波数

- 3. 16ビットモードで使用する際、ECCSRの設定はCUEHを1にセットしてからCRCHを1にセットするか、CUEHとCRCHを同時にセットしてからクロックを入力してください。その後16ビットモードで使用するときはCUEHの値を変更しないでください。16ビットモード設定中にCUEHを変化させると、ECHが誤ってカウントアップすることがあります。
- 4. AEGSRのECPWMEが1のとき、イベントカウンタPWMは動作中ですのでECPWCR、ECPWDRを書き換えないでください。
 - データを変更する際は必ずAEGSRのECPWMEを0にして(イベントカウンタPWMを停止させて)から書き換えてください。
- 5. イベントカウンタPWMデータレジスタとイベントカウンタPWMコンペアレジスタは必ずイベントカウンタPWMデータレジスタ < イベントカウンタPWMコンペアレジスタの関係で設定してください。 それ以外の設定のときにAEGSRのECPWMEを1にセットしないでください。
- 6. IRQAECは内部で同期をとって割り込みを発生しているためクロックの停止と割り込み受け付けまでは最大 ltcycの誤差が生じます。
- 7. Flash版でIRQAEC端子をHighレベル固定でお使いの場合、そのままMASK版に乗せ替えた際は、内蔵発振器 使用条件となりますのでご注意ください。





14. ウォッチドッグタイマ

本 LSI は、ウォッチドッグタイマ(WDT)を内蔵しています。WDT は 8 ビットのタイマで、システムの暴走などによりカウンタの値を CPU が書き換えられずにオーバフローすると、本 LSI 内部をリセットします。

ウォッチドッグタイマとして使用しない場合は、インターバルタイマとして使用することもできます。インターバルタイマモードとして使用する場合は、カウンタがオーバフローするごとにインターバルタイマ割り込みを発生します。

14.1 特長

WDT の特長を以下に示します。

- 9種類のカウンタ入力クロックを選択可能
 タイマのカウントクロックとして8種類の内部クロック(/64、 /128、 /256、 /512、 /1024、 /2048、 /4096、 /8192)またはWDT用内蔵発振器を選択可能です。
- ウォッチドッグタイマモード カウンタがオーバフローすると、本LSI内部をリセットします。
- インターバルタイマモード カウンタがオーバフローすると、インターバルタイマ割り込みを発生
- モジュールスタンバイモードにより、未使用時はモジュール単体でスタンバイモードに設定可能になります。 (詳細は、「6.4 モジュールスタンバイ機能」を参照してください。)

図 14.1 に WDT のブロック図を示します。




図 14.1 ウォッチドッグタイマのブロック図

14.2 レジスタの説明

ウォッチドッグタイマには以下のレジスタがあります。

- タイマコントロール / ステータスレジスタWD1 (TCSRWD1)
- タイマコントロール / ステータスレジスタWD2 (TCSRWD2)
- タイマカウンタWD(TCWD)
- タイマモードレジスタWD (TMWD)

14.2.1 タイマコントロール / ステータスレジスタ WD1 (TCSRWD1)

TCSRWDI は TCSRWDI 自身と TCWD の書き込み制御を行うレジスタです。また、ウォッチドッグタイマの動作制御と動作状態を示す機能も持っています。本レジスタの書き換えは MOV 命令で行ってください。ビット操作命令では設定値の変更ができません。

ビット	ビット名	初期値	R/W	説 明			
7	B6WI	1	R/W	ビット 6 書き込み禁止			
				このビットへの書き込み値が 0 のときだけ、このレジスタのビット 6 に対する 書き込みが有効となります。リードすると常に 1 が読み出されます。			
6	TCWE	0	R/W	タイマカウンタ W 書き込み許可			
				このビットが 1 のとき TCWD がライトイネーブルとなります。このビットに データを書き込むときはビット 7 の書き込み値は 0 にしてください。			
5	B4WI	1	R/W	ビット4書き込み禁止			
				このピットへの書き込み値が 0 のときだけ、このレジスタのピット 4 に対する書き込みが有効となります。 リードすると常に 1 が読み出されます。			
4	TCSRWE	0	R/W	タイマコントロール / ステータスレジスタ W 書き込み許可			
				このビットが1のときこのレジスタのビット2およびビット0がライトイネーブルとなります。このビットにデータを書き込むときはビット5の書き込み値は0にしてください。			
3	B2WI	1	R/W	ビット2書き込み禁止			
				このビットへの書き込み値が 0 のときだけ、このレジスタのビット 2 に対する 書き込みが有効となります。リードすると常に 1 が読み出されます。			
2	WDON	0	R/W	ウォッチドッグタイマオン*			
				このビットを1にセットすると、TCWD がカウントアップを開始します。0 に クリアすると TCWD はカウントアップを停止します。			
				[クリア条件]			
				• リセット			
				● TCSRWE = 1 の状態で B2WI に 0、WDON に 0 をライトしたとき			
				[セット条件]			
				● TCSRWE = 1 の状態で B2WI に 0、WDON に 1 をライトしたとき			
1	B0WI	1	R/W	ビット 0 書き込み禁止			
				このビットへの書き込み値が 0 のときだけ、このレジスタのビット 0 に対する 書き込みが有効となります。リードすると常に 1 が読み出されます。			
0	WRST	0	R/W	ウォッチドッグタイマリセット			
				[クリア条件]			
				● RES 端子によるリセット			
				● TCSRWE = 1 の状態で、B0WI に 0、WRST に 0 をライトしたとき			
				[セット条件]			
				● TCWD がオーバフローし、内部リセット信号が発生したとき			



【注】 * タイマモードレジスタ WD (TMWD) でメイン系の内部クロックを選択し(CKS3=1)、ウォッチモード/スタンパイモードに遷移する場合、必ず WDON を 0 クリアし TCWD のカウントを停止させてください。

14.2.2 タイマコントロール / ステータスレジスタ (TCSRWD2)

TCSRWD2 は TCSRWD2 自身の書き込み制御とモード切り替えおよび割り込み制御を行うレジスタです。本レジスタの切り替えは MOV 命令で行ってください。ビット操作命令では設定値の変更ができません。

ビット	ビット名	初期値	R/W	説 明				
7	OVF	0	R/(W)*1	オーバフローフラグ				
				TCWD がオーバフロー(H'FF~H'00)したことを示します。				
				[セット条件]				
				TCWD がオーバフロー(H'FF~H'00)したとき				
				ただし、ウォッチドッグタイマモードで、内部リセット要求を選択した場合は、 セット後、内部リセットにより自動的にクリアされます。				
				[クリア条件]				
				● OVF = 1 の状態で、TCSRWD2 リード後、OVF に 0 をライトしたとき* ⁴				
6	B5WI	1	R/(W)*2	ビット5書き込み禁止				
				このビットへの書き込み値が 0 のときだけ、このレジスタのビット 5 に対する 書き込みが有効となります。リードすると常に 1 が読み出されます。				
5	WT/IT	0	R/(W)*3	タイマモードセレクト				
				ウォッチドッグタイマとして使用するか、インターパルタイマとして使用する かを選択するビットです。				
				0:ウォッチドッグタイマモード				
				1:インターバルタイマモード				
4	B3WI	1	R/(W)*2	ビット3書き込み禁止				
				このビットへの書き込み値が 0 のときだけ、このレジスタのビット 3 に対する 書き込みが有効となります。リードすると常に 1 が読み出されます。				
3	IEOVF	0	R/(W)*3	オーバフロー割り込みイネーブル				
				インターバルタイマモードで、オーバフローの割り込み要求の許可 / 禁止をし				
				ます。				
				0:オーパフローによる割り込みを禁止				
				1:オーパフローによる割り込みを許可				
2~0		すべて1		リザーブビット				
				リードすると常に 1 が読み出されます。				

- 【注】 *1 フラグをクリアするために0ライトのみ可能です。
 - *2 他のビットのデータ書き込み制御のため、ライト操作が必要です。リードすると常に1が読み出されます。
 - *3 書き込み条件が成立している場合のみ、書き込みが可能です。
 - *4 サブアクティブモードで本フラグをクリアするときは、TMWD の CKS3~CKS0 の設定を B'0XXX(WDT 用内蔵 発振器)にしてから実施してください。

14.2.3 タイマカウンタ WD (TCWD)

TCWD は 8 ビットのリード / ライト可能なアップカウンタです。TCWD が H'FF から H'00 にオーバフローするとウォッチドッグタイマモード時は、内部リセット信号が発生し、TCSRWD1 の WRST が 1 にセットされインターバルタイマモード時は、TCSRWD2 の OVF が 1 にセットされます。TCWD の初期値は H'00 です。

14.2.4 タイマモードレジスタ WD (TMWD)

TMWD は入力クロックの選択を行います。

ビット	ビット名	初期値	R/W	説明					
7 ~ 4		すべて1		リザーブビット					
				読み出すと常に1が読み出されます。					
3	CKS3	1	R/W	ウロックセレクト3~0					
2	CKS2	1	R/W	TCWD に入力するクロックを選択します。					
1	CKS1	1	R/W	1000:内部クロック: /64 をカウント					
0	CKS0	1	R/W	1001:内部クロック: /128 をカウント					
				1010:内部クロック: /256 をカウント					
				1011:内部クロック: /512 をカウント					
				1100:内部クロック: /1024 をカウント					
				1101:内部クロック: /2048 をカウント					
				1110:内部クロック: /4096 をカウント					
				1111:内部クロック: /8192 をカウント					
				0XXX:WDT 用内蔵発振器					
				WDT用内蔵発振器によるオーバフロー周期については「第24章 電気的特性」					
				を参照してください。					
				アクティブ(中速)モード、スリープ(中速)モードでは、設定値 B'OXXX か					
				つインターバルモード設定は、使用できません。					

【注】X: Don't care

14.3 動作説明

14.3.1 ウォッチドッグタイマ時の動作

ウォッチドッグタイマは、8 ビットのアップカウンタを備えています。ウォッチドッグタイマとして使用する場合は TCSRWD2 の WT/IT ビットを 0 にクリアします(WT/IT ビットをライトするためには、2 回ライトアクセスが必要となります)。TCSRWD1 の TCSRWE = 1 の状態で B2WI に 0、WDON に 1 を同時にライトすると、TCWD はカウントアップを開始します(ウォッチドッグタイマを動作させるためには、TCSRWD1 へ 2 回ライトアクセスが必要となります)。TCWD のカウント値が H7FF からオーバフローすると内部リセット信号を発生します。内部リセット信号は osc クロックで 256 クロック分の時間出力されます。TCWD はライト可能なカウンタですので、TCWD に値を設定すると、その値からカウントアップを行います。したがって、TCWD の設定値により、オーバフロー周期を $1\sim256$ 入力クロックの範囲で設定できます。ウォッチドッグタイマ動作例を図 14.2 に示します。




図 14.2 ウォッチドッグタイマの動作例

14.3.2 インターバルタイマ時の動作

図 14.3 にインターバルタイマ時の動作を示します。インターバルタイマとして使用するには、TCSRWD2 の WT/IT ビットを 1 にセットします。

インターバルタイマとして動作しているときは、TCNTがオーバーフローするごとに、インターバルタイマ割り込み要求が発生します。これにより、一定時間ごとにインターバルタイマ割り込みを発生させることができます。




図 14.3 ウォッチドッグタイマモード時の動作

14.3.3 オーバフローフラグ (OVF) セットタイミング

図 14.4 に OVF フラグのセットタイミングを示します。TCSRWD2 の OVF フラグは、TCNT がオーバフローすると 1 にセットされます。このとき同時にウォッチドッグタイマ時にはリセット信号出力、インターバルタイマ時にはインターバルタイマ割り込みが発生します。




図 14.4 OVF フラグのセットタイミング

14.4 割り込み

インターバルタイマ時、オーバフローによりインターバルタイマ割り込みを発生します。インターバルタイマ割り込みは TCSRWD2 の IEOVF ビットが 1 にセットされた状態で OVF フラグが 1 にセットされると常に要求されます。割り込み処理ルーチンで必ず OVF フラグを 0 にクリアしてください。

14.5 使用上の注意事項

14.5.1 ウォッチドッグタイマモードとインターバルタイマモードの切り替え

WDT の動作中にウォッチドッグタイマモードとインターバルタイマモードを切り替えると、正しい動作が行われない場合があります。タイマモードの切り替えは、必ず WDT を停止させてから (WDON ビットを 0 にクリアしてから) 行ってください。

14.5.2 モジュールスタンバイモード制御

CKSTPR2 の WDCKSTP は、タイマコントロール / ステータスレジスタ 1(TCSRWD1)の WDON が 0 のとき に有効になります。WDON が 1(ウォッチドッグタイマ動作中)のとき WDCKSTP を 0 に設定すると WDCKSTP は 0 に設定されますが、ウォッチドッグタイマは、モジュールスタンバイには入らずウォッチドッグタイマの機能を継続します。ウォッチドッグタイマの機能が終了し、ソフトウェアで WDON を 0 に設定すると、WDCKSTP が有効になり、ウォッチドッグタイマは、モジュールスタンバイモードに入ります。

15. シリアルコミュニケーションインタフェース 3 (SCI3、IrDA)

SCI3(シリアルコミュニケーションインタフェース 3)は、調歩同期式とクロック同期式の 2 方式のシリアルデータ通信が可能です。調歩同期方式では Universal Asynchronous Receiver/Transmitter (UART) や、Asynchronous Communication Interface Adapter(ACIA)などの標準の調歩同期式通信用 LSI とのシリアルデータ通信ができます。SCI3 1 は、IrDA(Infrared Data Associcction)規格バージョン 1.0 に基づく IrDA 通信波形の送受信が可能です。

15.1 特長

- シリアルデータ通信フォーマットを調歩同期式またはクロック同期式に設定可能
- 全二重通信が可能

独立した送信部と受信部を備えているので、送信と受信を同時に行うことができます。また、送信部および 受信部ともにダブルバッファ構造になっていますので、連続送受信が可能です。

- 内蔵ボーレートジェネレータで任意のビットレートを選択可能
- 送受信クロックソースとして内蔵ボーレートジェネレータまたは内部クロックまたは外部クロックを選択可能
- 6種類の割り込み要因

送信終了、送信データエンプティ、受信データフル、オーバランエラー、フレーミングエラー、パリティエラーの割り込み要因があります。

• モジュールスタンバイモードにより、未使用時はモジュール単体でスタンバイモードに設定可能になります。 (詳細は、「6.4 モジュールスタンバイ機能」を参照してください。)

調歩同期式モード

- データ長: 7ビット/8ビット/5ビット選択可能
- ストップビット長:1ビット/2ビット選択可能
- パリティ:偶数パリティ/奇数パリティ/パリティなしから選択可能
- 受信エラーの検出:パリティエラー、オーバランエラー、フレーミングエラー
- ブレークの検出:フレーミングエラー発生時にRXD31端子、RXD32端子のレベルを直接読み出すことでブレークを検出可能
- 【注】 マスク ROM 版で本機能を実行する際は、内蔵発振器を使用しないでください。

クロック同期式モード

データ長:8ビット

• 受信エラーの検出:オーバランエラー

表 15.1 SCI3 のチャネル構成

チャネル	略称	端子*1	レジスタ* ²	レジスタアドレス
チャネル 1	SCI3_1	SCK31	SMR3_1	H'FF98
		RXD31	BRR3_1	H'FF99
		TXD31	SCR3_1	H'FF9A
			TDR3_1	H'FF9B
			SSR3_1	H'FF9C
			RDR3_1	H'FF9D
			RSR3_1	
			TSR3_1	
			IrCR	H'FFA7
チャネル 2	SCI3_2	SCK32	SMR3_2	H'FFA8
		RXD32	BRR3_2	H'FFA9
		TXD32	SCR3_2	H'FFAA
			TDR3_2	H'FFAB
			SSR3_2	H'FFAC
			RDR3_2	H'FFAD
			RSR3_2	
			TSR3_2	

[【]注】 *1 本文中ではチャネルを省略し、それぞれ SCK3、RXD3、TXD3 と略称します。

^{*2} 本文中ではレジスタおよびビットのチャネル表記を省略します。






図 15.1(1) SCI3_1 のブロック図




図 15.1(2) SCI3_2のブロック図

15.2 入出力端子

SCI3 の端子構成を表 15.2 に示します。

表 15.2 端子構成

名称	略称	入出力	機能
SCI3 クロック	SCK31、SCK32	入出力	SCI3 のクロック入出力端子
SCI3 レシーブデータ入力	RXD31、RXD32	入力	SCI3 の受信データ入力端子
SCI3 トランスミットデータ出力	TXD31、TXD32	出力	SCI3 の送信データ出力端子

15.3 レジスタの説明

SCI3 にはチャネルごとに以下のレジスタがあります。

- レシーブシフトレジスタ3(RSR3)*
- レシーブデータレジスタ3(RDR3)*
- トランスミットシフトレジスタ3 (TSR3)*
- トランスミットデータレジスタ3(TDR3)*
- シリアルモードレジスタ3 (SMR3)*
- シリアルコントロールレジスタ3(SCR3)*
- シリアルステータスレジスタ3(SSR3)*
- ビットレートレジスタ3(BRR3)*
- シリアルポートコントロールレジスタ (SPCR)
- IrDAコントロールレジスタ (IrCA)

【注】 * 本文中ではそれぞれのレジスタ名称を以下 RSR、RDR、TSR、TDR、SMR、SCR、SSR、BRR と略します。

15.3.1 レシーブシフトレジスタ(RSR)

RSR は RXD31 または RXD32 端子から入力されたシリアルデータをパラレル変換するための受信用シフトレジスタです。1 フレーム分のデータを受信すると、データは自動的に RDR へ転送されます。CPU からは直接アクセスすることはできません。

15.3.2 レシーブデータレジスタ(RDR)

RDR は受信データを格納するための 8 ビットのレジスタです。1 フレーム分のデータを受信すると RSR から受信データがこのレジスタへ転送され、RSR は次のデータを受信可能となります。RSR と RDR はダブルバッファ構造になっているため連続受信動作が可能です。RDR のリードは SSR の RDRF が 1 にセットされていることを確認して 1 回だけ行ってください。RDR は CPU からライトできません。RDR の初期値は H'00 です。

RDR はリセット、スタンバイモード、ウォッチモード、モジュールスタンバイモード時に H'00 に初期化されます。



15.3.3 トランスミットシフトレジスタ (TSR)

TSR はシリアルデータを送信するためのシフトレジスタです。TDR に書き込まれた送信データは自動的に TSR に転送され、LSB から順に TXD31 または TXD32 端子に送出することでシリアルデータ送信を行います。ただし、TDR にデータが書き込まれていない (TDRE に 1 がセットされている)場合には TDR から TSR へのデータ転送は行いません。CPU からは直接アクセスすることはできません。

15.3.4 トランスミットデータレジスタ (TDR)

TDR は送信データを格納するための 8 ビットのレジスタです。TSR に空を検出すると TDR に書き込まれた送信データは TSR に転送されて送信を開始します。TDR と TSR はダブルバッファ構造になっているため連続送信動作が可能です。1 フレーム分のデータを送信したとき TDR につぎの送信データが書き込まれていれば TSR へ転送して送信を継続します。シリアル送信を確実に行うため、TDR への送信データのライトは必ず SSR の TDRE が 1 にセットされていることを確認して 1 回だけ行うようにしてください。TDR の初期値は H'FF です。

TDR はリセットスタンバイモード、ウォッチモード、モジュールスタンバイモード時に HFF に初期化されます。

15.3.5 シリアルモードレジスタ (SMR)

SMR はシリアルデータ通信フォーマットと内蔵ボーレートジェネレータのクロックソースを選択するためのレジスタです。

SMR はリセット、スタンバイモード、ウォッチモード、モジュールスタンバイモード時に H'00 に初期化されます。

ビット	ビット名	初期値	R/W	説 明						
7	СОМ	0	R/W	コミュニケーションモード						
				0:調歩同期式モードで動作します。						
				1:クロック同期式モードで動作します。						
6	CHR	0	R/W	キャラクタレングス (調歩同期式モードのみ有効)						
				0:データ長 8 ビット / 5 ビットのフォーマットで送受信します。						
				1:データ長 7 ビット / 5 ビットのフォーマットで送受信します。						
				7ビットデータを選択した場合、TDR の MSB(ビット 7)は送信されません。						
				5 ビットデータを選択する場合は PE = 1、MP = 1 に設定してください。						
				また、TDRの MSB (ビット 7、ビット 6、ビット 5) は送信されません。なお、						
				クロック同期式モードでは、CHR の設定にかかわらず、データ長は 8 ビットに 固定となります。						
5	PE	0	R/W	パリティイネーブル (調歩同期式モードのみ有効)						
				このビットが1のとき、送信時はパリティビットを付加し、受信時はパリティ チェックを行います。						
				なお、クロック同期式モードでは PE の設定にかからわずパリティビットの付加およびチェックは行いません。						

ビット	ビット名	初期値	R/W	説 明			
4	PM	0	R/W	パリティモード(調歩同期式モードで PE = 1 のときのみ有効)			
				0:偶数パリティで送受信します。			
				1:奇数パリティで送受信します。			
				偶数パリティに設定すると、送信時にはパリティビットと送信データを合わせて、その中の1の数の合計が偶数になるようにパリティビットを付加して送信します。受信時には、パリティビットと受信データ合わせて、その中の1の数の合計が偶数になるかどうかをチェックします。			
				奇数パリティに設定すると、送信時にはパリティビットと送信データを合わせて、その中の1の数の合計が奇数になるようにパリティビットを付加して送信します。受信時には、パリティビットと受信データを合わせて、その中の1の数の合計が奇数になるかどうかをチェックします。なお、クロック同期式モードや調歩同期式モードでパリティの付加やチェックを禁止している場合にはPM は無効です。			
3	STOP	0	R/W	ストップビットレングス (調歩同期式モードのみ有効)			
				送信時のストップビットの長さを選択します。			
				0:1ストップビット			
				1:2 ストップビット			
				受信時はこのビットの設定値にかかわらずストップビットの 1 ビット目のみチ			
				ェックし、2 ビット目が 0 の場合は次の送信キャラクタのスタートビットとみ			
				なします。			
2	MP	0	R/W	5 ビット通信			
				このビットが1のとき5ビット通信フォーマットが可能となります。1をライ			
				トする場合は必ず同時に、ビット 5 (PE) に 1 をライトしてください。また、			
				本ビットに 1 をライトする前にシリアルコントロールレジスタ (SCR)のビッ ト 3 (MPIE)に 1 をライトしてください。			
1	CKS1	0	R/W	クロックセレクト 1、0			
0	CKS0	0	R/W	内蔵ボーレートジェネレータのクロックソースを選択します。			
	ORGO		10,44	00: 70m/(n=0)			
				00: プロジア(N=0) 01: w/2 クロック/ w クロック (n=1)			
				10: /16 /Duy / (n = 2)			
				11: /64 クロック (n=3)			
				11. /64 ツロッツ (II-3) 設定値 01 ではアクティブ (中速 / 高速) モード、スリープ (中速 / 高速) モ			
				設定値の「Cはアップィン(中途ア高速)モード、スリーン(中途ア高速)モード時では w/2 クロックになります。サブアクティブモード、サブスリープモード時では w クロックになり CPU 動作クロックが w/2 のときのみ SCI3 が使用可能になります。			
				このビットの設定値とボーレートの関係については、「15.3.8 ビットレート			
				レジスタ(BRR)」を参照してください。n は設定値の10 進表示で、「15.3.8			
				ビットレートレジスタ(BRR)」中の n の値を表します。			

15.3.6 シリアルコントロールレジスタ (SCR)

SCR は以下の送受信動作と割り込み制御、送受信クロックソースの選択を行うためのレジスタです。各割り込み要求については「15.8 割り込み要求」を参照してください。

SCR はリセット、スタンバイモード、ウォッチモード、モジュールスタンバイモード時に H'00 に初期化されます。

ビット	ビット名	初期値	R/W	説 明
7	TIE	0	R/W	トランスミットインタラプトイネーブル
		-		このビットを 1 セットすると、TXI(TXI32)割り込み要求がイネーブルになります。
				TXI(TXI32)は、TDRE を 0 にクリアするか、または TIE を 0 にクリアすることで解除できます。
6	RIE	0	R/W	レシーブインタラプトイネーブル
				このビットを 1 セットすると、RXI および ERI 割り込み要求がイネーブルになります。
				RXI(RXI32)および ERI(REI32)は、RDRF または、FER、PER、OER のエラーフラグを 0 にクリアするか、RIE を 0 にクリアすることで解除できます。
5	TE	0	R/W	トランスミットイネーブル
				このビットが 1 のとき送信動作が可能になります。
				TE が 0 の状態では、SSR の TDRE は 1 に固定されます。TE が 1 の状態で、TDR に送信データをライトすると SSR の TDRE が 0 にクリアされシリアルデータ送信を開始します。なお、TE を 1 にセットする前に必ず SMR の設定とSPCR の SPC31 または SPC32 の設定を行い、送信フォーマットを決定してください。
4	RE	0	R/W	レシーブイネーブル
				このビットが 1 のとき受信動作が可能になります。
				この状態で調歩同期式モードの場合はスタートビットを、クロック同期式モードの場合は同期クロック入力を、それぞれ検出するとシリアルデータ受信を開始します。なお、REを1にセットする前に必ず SMR の設定を行い、受信フォーマットを決定してください。REを0にクリアしても SSR の RDRF、FER、PER、OER の各フラグは影響を受けず、状態を保持しますので注意してください。
3	MPIE	0	R/W	リザーブビット
				リザーブビットです。
2	TEIE	0	R/W	トランスミットエンドインタラプトイネーブル
				このビットを 1 にセットすると TEI 割り込み要求がイネーブルになります。
				TEI は、SSR の TDRE を 0 にクリアして TEND を 0 にクリアするか、TEIE を 0 にクリアすることで解除できます。

ビット	ビット名	初期値	R/W	説 明					
1	CKE1	0	R/W	クロックイネーブル1~0					
0	CKE0	0	R/W	クロックソースを選択します。					
				調歩同期式の場合					
				00:内部ボーレートジェネレータ (SCK31 または SCK32 端子は入出力ポート機能となります)					
				01:内部ボーレートジェネレータ (SCK31 または SCK32 端子からピットレートと同じ周波数のクロックを出力します)					
				10:外部クロック (SCK31 または SCK32 端子からビットレートの 16 倍の 周波数のクロックを入力してください。)					
				11:リザーブ					
				クロック同期式の場合					
				00:内部クロック (SCK31 または SCK32 端子機能はクロック出力端子となります。)					
				01:リザーブ					
				10:外部クロック(SCK31 または SCK32 端子機能はクロック入力端子となります。)					
				11:リザーブ					

15.3.7 シリアルステータスレジスタ (SSR)

SSR は SCI3 のステータスフラグと送受信マルチプロセッサビットで構成されます。TDRE、RDRF、OER、PER、FER はクリアのみ可能です。

SSR はリセットスタンバイモード、モジュールスタンバイモード、ウォッチモード時に H'84 に初期化されます。

ビット	ビット名	初期値	R/W	説 明					
7	TDRE	1	R/(W)*	トランスミットデータレジスタエンプティ					
				TDR 内の送信データの有無を表示します。					
				[セット条件]					
				• SCR の TE が 0 のとき					
				• TDR から TSR にデータが転送されたとき					
				[クリア条件]					
				● 1 の状態をリードした後、0 をライトしたとき					
				● TDR へ送信データをライトしたとき					
6	RDRF	0	R/(W)*	レシーブデータレジスタフル					
				RDR 内の受信データの有無を表示します。					
				[セット条件]					
				● 受信が正常終了し、RSR から RDR へ受信データが転送されたとき					
				[クリア条件]					
				● 1 の状態をリードした後、0 をライトしたとき					
				• RDR のデータをリードしたとき					
				受信時にエラーを検出したとき、および SCR の RE を 0 にクリアしたときに					
				は、RDR および RDRF は影響を受けず以前の状態を保持します。RDRF が 1					
				にセットされたままデータの受信を完了するとオーバランエラー(OER)を発生し、受信データが失われますので注意してください。					
5	OER	0	R/(W)*	オーバランエラー					
	OLN	0	H/(VV)	ファンシェント					
				受信中にオーバランエラーが発生したとき					
				「クリア条件1					
				● 1 の状態をリードした後、0 をライトしたとき					
				SCR の RE を 0 にクリアしたときには、OER は影響を受けず以前の状態を保					
				持します。オーバランエラーが発生すると RDR では、オーバランエラーが発					
				生する前の受信データが保持され、後から受信したデータが失われます。なお、					
				OER が 1 にセットされた状態で、以降の受信を続けることはできません。 クロ					
				ック同期式モードでは送信も続けることができません。					

ビット	ビット名	初期値	R/W	説 明						
4	FER	0	R/(W)*	フレーミングエラー						
				[セット条件]						
				• 受信中にフレーミングエラーが発生したとき						
				[クリア条件]						
				● 1 の状態をリードした後、0 をライトしたとき						
				SCR の RE を 0 にクリアしたときには、FER は影響を受けず以前の状態を保持						
				します。2 ストップビットモード時は、1 ビット目のストップビットが 1 でま						
				るかどうかのみを判定し、2 ビット目のストップビットはチェックをしません						
				ので注意してください。なお、フレーミングエラーが発生したときの受信データは RDR に転送されますが、RDRF はセットされません。 さらに FFR が 1						
				タは RDR に転送されますが、RDRF はセットされません。 さらに、FER が 1 にセットされた状態においては、以降の受信を続けることはできません。また						
				クロック同期式モードでは、FERが1にセットされていると送信および受信に						
				できません。						
3	PER	0	R/(W)*	パリティエラー						
				[セット条件]						
				• 受信中にパリティエラーが発生したとき						
				[クリア条件]						
				● 1 の状態をリードした後、0 をライトしたとき						
				SCR の RE を 0 にクリアしたときには、PER は影響を受けず以前の状態を保持						
				します。パリティエラーが発生したときの受信データは RDR に転送されますが、RDRF はなットされません。かお、RFR が1になットされた状態では、以						
				が、RDRF はセットされません。なお、PER が 1 にセットされた状態では、U 降の受信を続けることはできません。また、クロック同期式モードでは、PEI						
				が1にセットされていると送信および受信はできません。						
2	TEND	1	R	トランスミットエンド						
				[セット条件]						
				• SCR の TE が 0 のとき						
				● 送信キャラクタの最後尾ビットの送信時、TDRE が 1 のとき						
				[クリア条件]						
				● TDRE = 1 の状態をリードした後、TDRE に 0 をライトしたとき						
				● TDR へ送信データをライトしたとき						
1	MPBR	0	R	リザーブビット						
				リード専用のリザーブビットです。ライトはできません。						
0	MPBT	0	R/W	リザーブビット						
				リザーブビットです。ライトする場合は必ず0をライトしてください。						

【注】 * フラグをクリアするための0ライトのみ可能です。

15.3.8 ビットレートレジスタ (BRR)

BRR はビットレートを設定するリード / ライト可能な 8 ビットのレジスタです。BRR の初期値は HTFF です。 調歩同期式モードにおける SMR の CKSI、CKSO の値 n と BRR の値 N の設定例を表 15.3 に、調歩同期式モード の最大ビットレートを表 15.5 に示します。いずれもアクティブ (高速)モードでの値を示しています。クロック 同期式モードにおける SMR の CKSI、CKSO の値 n と BRR の値 N の設定例を表 15.6 に示します。アクティブ (高速)モードでの値を示しています。その他の動作周波数とビットレートの組み合わせに対する BRR の設定値 N と 誤差は以下の計算式で求まります。

〔調歩同期式モード〕

アクティブ(中速/高速)、スリープ(中速/高速)時

サブアクティブ、サブスリープ時

$$N = \frac{OSC}{32 \times 2^{2n} \times B} - 1$$

$$N = \frac{OSC}{64 \times 2^{2n} \times B} - 1$$

誤差 (%) = $\frac{B(n, N, \text{ から求めたビットレート}) - R(表15.3左欄のビットレート)}{R(表15.3の左欄のビットレート)}$ × 100

B: ビットレート (bit/s)

N:ボーレートジェネレータの BRR の設定値(0 N 255)

OSC: OSCの値(Hz)

n:ボーレートジェネレータの入力クロックの No. (n=0,2,3)

(n とクロックの関係は表 15.4 を参照)

表 15.3 ビットレートに対する BRR の設定例〔調歩同期式モード〕(1)

ビット	32.8kHz			38.4kHz			2MHz			2.097152MHz		
レート	n	N	誤差	n	N	誤差	n	N	誤差	n	N	誤差
(bit/s)			(%)			(%)			(%)			(%)
110							2	35	-1.36	2	36	0.64
150				0	3	0.00	2	25	0.16	2	26	1.14
200				0	2	0.00	2	19	-2.34	3	4	2.40
250	0	1	2.50				0	249	0.00	3	3	2.40
300				0	1	0.00	0	207	0.16	0	217	0.21
600				0	0	0.00	0	103	0.16	0	108	0.21
1200							0	51	0.16	0	54	-0.70
2400							0	25	0.16	0	26	1.14
4800							0	12	0.16	0	13	-2.48
9600										0	6	-2.48
19200							_		_			
31250							0	1	0.00			
38400												

表 15.3 ビットレートに対する BRR の設定例〔調歩同期式モード〕(2)

ビット	2	2.4576MH	Z		3MHz		3	3.6864MH	z		4MHz	
レート	n	N	誤差	n	N	誤差	n	N	誤差	n	N	誤差
(bit/s)			(%)			(%)			(%)			(%)
110	3	10	-0.83	2	52	0.50	2	64	0.70	2	70	0.03
150	3	7	0.00	2	38	0.16	3	11	0.00	2	51	0.16
200	3	5	0.00	2	28	1.02	3	8	0.00	2	38	0.16
250	2	18	1.05	2	22	1.90	2	28	-0.69	2	30	0.81
300	3	3	0.00	3	4	-2.34	3	5	0.00	2	25	0.16
600	3	1	0.00	0	155	0.16	3	2	0.00	0	207	0.16
1200	3	0	0.00	0	77	0.16	2	5	0.00	0	103	0.16
2400	2	1	0.00	0	38	0.16	2	2	0.00	0	51	0.16
4800	2	0	0.00	0	19	-2.34	0	23	0.00	0	25	0.16
9600	0	7	0.00	0	9	-2.34	0	11	0.00	0	12	0.16
19200	0	3	0.00	0	4	-2.34	0	5	0.00			
31250				0	2	0.00				0	3	0.00
38400	0	1	0.00				0	2	0.00			

表 15.3 ビットレートに対する BRR の設定例〔調歩同期式モード〕(3)

ビット		4.194MHz		4	1.9152MH	Z		5MHz			6MHz	
レート (bit/s)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)
110	2	73	0.63	2	86	0.31	2	88	-0.25	2	106	-0.44
150	2	54	-0.71	3	15	0.00	2	64	0.16	2	77	0.16
200	2	40	-0.10	3	11	0.00	2	48	-0.35	2	58	-0.69
250	2	32	-0.71	2	37	1.05	2	38	0.16	2	46	-0.27
300	2	26	1.13	3	7	0.00	2	32	-1.36	2	38	0.16
600	0	217	0.20	3	3	0.00	0	255	1.73	3	4	-2.34
1200	0	108	0.20	3	1	0.00	0	129	0.16	0	155	0.16
2400	0	54	-0.71	3	0	0.00	0	64	0.16	0	77	0.16
4800	0	26	1.13	2	1	0.00	0	32	-1.36	0	38	0.16
9600	0	13	-2.48	2	0	0.00	2	0	1.73	0	19	-2.34
19200	0	6	-2.48	0	7	0.00	0	7	1.73	0	9	-2.34
31250	·			0	4	-1.70	0	4	0.00	0	5	0.00
38400				0	3	0.00	0	3	1.73	0	4	-2.34

表 15.3 ビットレートに対する BRR の設定例〔調歩同期式モード〕(4)

ビット		6.144MHz	:	7	7.3728MH	Z		8MHz		9	9.8304MH	z
レート	n	N	誤差	n	N	誤差	n	N	誤差	n	N	誤差
(bit/s)			(%)			(%)			(%)			(%)
110	2	108	0.08	2	130	-0.07	2	141	0.03	2	174	-0.26
150	3	19	0.00	3	23	0.00	2	103	0.16	3	31	0.00
200	3	14	0.00	3	17	0.00	2	77	0.16	3	23	0.00
250	3	11	0.00	2	57	-0.69	2	62	-0.79	2	76	-0.26
300	3	9	0.00	3	11	0.00	2	51	0.16	3	15	0.00
600	3	4	0.00	3	5	0.00	2	25	0.16	3	7	0.00
1200	2	9	0.00	3	2	0.00	2	12	0.16	3	3	0.00
2400	2	4	0.00	2	5	0.00	0	103	0.16	3	1	0.00
4800	0	39	0.00	2	2	0.00	0	51	0.16	3	0	0.00
9600	0	19	0.00	0	23	0.00	0	25	0.16	2	1	0.00
19200	0	9	0.00	0	11	0.00	0	12	0.16	2	0	0.00
31250	0	5	2.4				0	7	0.00	0	9	-1.70
38400	0	4	0.00	0	5	0.00				0	7	0.00

表 15.3 ビットレートに対する BRR の設定例〔調歩同期式モード〕(5)

ビット		10MHz	
レート	n	N	誤差
(bit/s)			(%)
110	2	177	-0.25
150	2	129	0.16
200	2	97	-0.35
250	2	77	0.16
300	2	64	0.16
600	2	32	-1.36
1200	2	15	1.73
2400	0	129	0.16
4800	0	64	0.16
9600	0	32	-1.36
19200	0	15	1.73
31250	0	9	0.00
38400	0	7	1.73

表 15.4 n とクロックの関係

n	クロック	SMR の設定値		
		CKS1	CKS0	
0		0	0	
0	w/2* ¹ / w* ²	0	1	
2	/16	1	0	
3	/64	1	1	

【注】 *1 アクティブ (中速/高速)、スリープ (中速/高速)時では w/2 クロックとなります。

*2 サブアクティブ、サブスリープ時では w クロックとなります。また、サブアクティブモード、サブスリープモード時は、CPU 動作クロックが w/2 のときのみ SCI3 が使用可能となります。

表 15.5 各周波数における最大ビットレート〔調歩同期式モード〕

(MHz)	最大ビットレート (bit/s)	設定	定値
		n	N
0.0328	512.5	0	0
0.0384	600	0	0
2	62500	0	0
2.097152	65535	0	0
2.4576	76800	0	0
3	93750	0	0
3.6864	115200	0	0
4	125000	0	0
4.9152	153595	0	0
5	156250	0	0
6	187500	0	0
6.144	192000	0	0
7.3728	230400	0	0
8	250000	0	0
9.8304	307200	0	0
10	312500	0	0

【注】 * SMR を CKS1=0、CKS0=1 に設定したとき

表 15.6 ビットレートに対する BRR の設定例〔クロック同期式モード〕(1)

		32.8kHz			38.4kHz			2MHz	
ビットレート	n	N	誤差率	n	N	誤差率	n	N	誤差率
(bit/s)									
200	0	20	- 2.38	0	23	0.00	2	155	0.16
250	0	15	2.50	0	18	1.05	2	124	0.00
300	0	13	- 2.38	0	15	0.00	2	103	0.16
500	0	7	2.50				2	62	- 0.79
1k	0	3	2.50				2	30	0.81
2.5k							0	199	0.00
5k							0	99	0.00
10k							0	49	0.00
25k							0	19	0.00
50k							0	9	0.00
100k							0	4	0.00
250k							0	1	0.00
500k							0*	0*	0.00*
1M									

【注】 * 連続送信/受信できません。

表 15.6 ビットレートに対する BRR の設定例〔クロック同期式モード〕(2)

		4MHz			8MHz		10MHz			
ビットレート (bit/s)	n	N	誤差率	n	N	誤差率	n	N	誤差率	
200	3	77	0.16	3	155	0.16	3	194	0.16	
250	2	249	0.00	3	124	0.00	3	155	0.16	
300	2	207	0.16	3	103	0.16	3	129	0.16	
500	2	124	0.00	2	249	0.00	3	77	0.16	
1k	2	62	- 0.79	2	124	0.00	2	155	0.16	
2.5k	2	24	0.00	2	49	0.00	2	62	- 0.79	
5k	0	199	0.00	2	24	0.00	2	30	0.81	
10k	0	99	0.00	0	199	0.00	2	15	- 2.34	
25k	0	39	0.00	0	79	0.00	0	99	0.00	
50k	0	19	0.00	0	39	0.00	0	49	0.00	
100k	0	9	0.00	0	19	0.00	0	24	0.00	
250k	0	3	0.00	0	7	0.00	0	9	0.00	
500k	0	1	0.00	0	3	0.00	0	4	0.00	
1M	0*	0*	0.00*	0	1	0.00				

【注】 * 連続送信/受信できません。



【注】 BRR の設定値は以下の計算式で求められます。

アクティブ(中速/高速)、スリープ(中速/高速)時

サブアクティブ、サブスリープ時

$$N = \frac{OSC}{4 \times 2^{2n} \times B} - 1$$

 $N = \frac{OSC}{8 \times 2^{2n} \times B} - 1$

B:ビットレート (bit/s)

N:ボーレートジェネレータの BRR の設定値(0 N 255)

OSC: OSCの値(Hz)

n:ポーレートジェネレータの入力クロックの No. (n=0、2、3) (n とクロックの関係は表 15.7 を参照)

表 15.7 n とクロックの関係

n	クロック	SMR の設定値			
		CKS1	CKS0		
0		0	0		
0	w/2* ¹ / w* ²	0	1		
2	/16	1	0		
3	/64	1	1		

- 【注】 *1 アクティブ (中速 / 高速)、スリープ (中速 / 高速) 時では w/2 クロックとなります。
 - *2 サブアクティブ、サブスリープ時では w クロックとなります。また、サブアクティブモード、サブスリープモード時は、CPU 動作クロックが w/2 のときのみ SCI3_1、SCI3_2 が使用可能となります。

15.3.9 シリアルポートコントロールレジスタ (SPCR)

SPCR は TXD32 端子、TXD31 端子機能の切り替えを行います。

ビット	ビット名	初期値	R/W	説 明
7		1		リザーブビット
6		1		リードすると常に 1 が読み出されます。ライトは無効です。
5	SPC32	0	R/W	P32/TXD32 端子切り替え
				P32/TXD32 端子を P32 端子として使用するか TXD32 端子として使用するか
				選択します。
				0:P32 入出力端子として使用
				1:TXD32 出力端子として使用
				本ビットを 1 に設定した後に SCR32 の TE32 ビットを設定してください。
4	SPC31	0	R/W	P42/TXD31 端子切り替え
				P42/TXD31 端子を P42 端子として使用するか TXD31 端子として使用するか 選択します。
				0: P42 入出力端子として使用
				1 : TXD31 出力端子として使用
				本ビットを 1 に設定した後に SCR の TE ビットを設定してください。
3	SCINV3	0	R/W	TXD32 端子出力データ反転切り替え
				│ │TXD32 端子の出力データの極性を反転させるか、させないかを選択します。
				0:TXD32端子の出力データを反転しない
				1:TXD32 端子の出力データを反転する
2	SCINV2	0	R/W	RXD32 端子入力データ反転切り替え
				RXD32 端子の入力データの極性を反転させるか、させないかを選択します。
				0:RXD32 端子の入力データを反転しない
				1:RXD32 端子の入力データを反転する
1	SCINV1	0	R/W	TXD31 端子出力データ反転切り替え
				TXD31 端子の出力データの極性を反転させるか、させないかを選択します。
				0:TXD31端子の出力データを反転しない
				1:TXD31 端子の出力データを反転する
0	SCINV0	0	R/W	RXD31 端子入力データ反転切り替え
				RXD31 端子の入力データの極性を反転させるか、させないかを選択します。
				0:RXD31端子の入力データを反転しない
				1:RXD31 端子の入力データを反転する

【注】 シリアルポートコントロールレジスタを書き換えると、それまで入力または出力されていたデータが書き換えた直後に 反転され、有効ではないデータの変化が入出力されます。シリアルポートコントロールレジスタを書き換える際には、 データ変化を無効にする状態で、書き換えてください。



15.3.10 IrDA コントロールレジスタ (IrCR)

IrCR は SCI3_1 の IrDA 機能の動作を制御します。

ビット	ビット名	初期値	R/W	説 明
7	IrE	0	R/W	IrDA イネーブル
				SCI3_1 の入出力端子を通常の SCI か IrDA か設定します。
				0:TXD31/IrTXD または RXD31/IrRXD 端子は、TXD31 または RXD31 端子 として動作
				1:TXD31/lrTXD または RXD31/lrRXD 端子は、IrTXD または IrRXD 端子と して動作
6	IrCKS2	0	R/W	IrDA クロックセレクト
5	IrCKS1	0	R/W	IrDA 機能をイネーブルにしたとき、IrTXD 出力パルスエンコード時の High パ
4	IrCKS0	0	R/W	ルス幅を設定します。
				000 : B×3/16 (ビットレート 16 分の 3)
				001 : /2
				010 : /4
				011 : /8
				100 : /16
				101:設定禁止
				11x:設定禁止
3~0		すべて 0		リザーブビット
				リードすると常に0が読み出されます。ライトは無効です。

【注】 x: Don't care

15.4 調歩同期式モードの動作説明

調歩同期式通信の通信データの一般的なフォーマットを図 15.2 に示します。通信データの 1 キャラクタは、スタートビット(Low レベル)から始まり、送信/受信データ(LSB ファースト)、パリティビット、ストップビット(High レベル)の順で構成されます。調歩同期式モードでは、受信時にスタートビットの立ち下がりエッジで同期化を行います。また、データを 1 ビット期間の 16 倍の周波数のクロックの 8 番目でサンプリングしますので、各ビットの中央で通信データを取り込みます。 SCI3 内部は送信部と受信部が独立していますので、全二重通信を行うことができます。また、送信部と受信部がともにダブルバッファ構造になっていますので、送信中に次の送信データのライト、受信中に前の受信データのリードを行うことで連続送受信が可能です。調歩同期式モードで設定できる送信/受信フォーマットを表 15.8 に示します。送信/受信フォーマットは 16 種類あり、SMR の設定により選択できます。これを表 15.9 に示します。




図 15.2 調歩同期式通信のデータフォーマット

15.4.1 クロック

SMR の COM と SCR の CKE1、CKE0 の設定により、SCI3 の送受信クロックソースとして内蔵ボーレートジェネレータが生成する内部クロックまたは SCK31 (SCK32)端子から入力される外部クロックを選択できます。外部クロックを使用する場合は SCK31 (SCK32)端子にビットレートの 16 倍の周波数のクロックを入力してください。クロックソースの選択については表 15.10 を参照してください。内部クロックを使用する場合は SCK31 (SCK32)端子からビットレートと同じ周波数のクロックを出力することができます。出力されるクロックの位相は図 15.3 のように送受信データの各ビットの中央でクロックが立ち上がります。



図 15.3 出力クロックと通信データの位相関係(調歩同期式モード) (8 ビットデータ / パリティあり / 2 ストップビットの例)

SMR シリアル通信フォーマットとフレーム長 CHR PΕ MP STOP 12 9 | 10 | 11 8ビットデータ STOP 0 START 0 0 0 1 START STOP STOP 0 0 設定禁止 0 1 0 1 1 |設定禁止 STOP 0 0 8ビットデータ 0 1 START 0 1 0 1 START 8ビットデータ STOP STOP 5ビットデータ STOP 0 START 0 1 1 0 1 1 1 START 5ビットデータ STOP STOP STOP 7ビットデータ 0 0 0 START 7ビットデータ 1 0 0 1 START STOP STOP 設定禁止 0 1 0 1 0 1 1 設定禁止 0 0 START 7ビットデータ STOP 1 1 7ビットデータ STOP STOP 1 1 0 1 START 1 0 5ビットデータ 」 STOP 1 1 START 1 1 START 5ビットデータ STOP STOP

表 15.8 通信フォーマット (調歩同期式モード)

【記号説明】

 START
 : スタートビット

 STOP
 : ストップビット

 P
 : パリティビット

表 15.9 SMR の設定値と送信 / 受信フォーマット

		SMR			モード	送信 / 受信フォーマット		
ビット7	ビット6	ビット2	ビット5	ビット3		データ長	パリティ	ストップ
СОМ	CHR	MP	PE	STOP			ビット	ビット長
			0	0			なし	1
	0			1		8 ビット		2
			1	0		データ	あり	1
		0		1				2
			0	0			なし	1
0	1			1		7 ビット		2
			1	0		データ	あり	1
				1	調歩同期式			2
			0	0	モード		設定禁止	
				1				
	0		1	0		5 ビット	なし	1
		1		1		データ		2
			0	0			設定禁止	
	1			1				
			1	0		5 ビット	あり	1
				1		データ		2
1	*	0	*	*	クロック同期式	8 ビット	なし	なし
					モード	データ		

【注】 *: Don't care

表 15.10 SMR、SCR の設定とクロックソースの選択

SMR	SCR		モード	送信 / 受信クロック			
ビット7	ビット1	ビット0		クロックソース	SCK 端子の機能		
СОМ	CKE1	CKE0					
	0	0	調歩同期式	内部	入出力ポート(SCK31、SCK32 端子を使用しません)		
0		1	モード		ビットレートと同じ周波数のクロックを出力		
	1	0		外部	ビットレートの 16 倍の周波数のクロックを入力		
1	0	0	クロック同期式	内部	同期クロックを出力		
	1	0	モード	外部	同期クロックを入力		
0	1	1	リザーブ (この組み合わせは指定しないでください)				
1	0	1					
1	1	1					

15.4.2 SCI3 の初期化

図 15.4 のフローチャートの例に従って初期化してください。TE を 0 にクリアすると、TDRE は 1 にセットされますが、RE を 0 にクリアしても、RDRF、PER、FER、OER の各フラグ、および RDR は初期化されませんので注意してください。調歩同期式モードで外部クロックを使用する場合は、初期化の期間も含めてクロックを供給してください。クロック同期式モードで外部クロックを使用する場合は、初期化の期間中にクロックを供給しないでください。




図 15.4 SCI3 を初期化するときのフローチャートの例

15.4.3 データ送信

図 15.5 に調歩同期式モードの送信時の動作例を示します。SCI3 はデータ送信時以下のように動作します。

- 1. SSRのTDREを監視し、0であるとTDRにデータが書込まれたと認識してTDRからTSRにデータを転送します。
- 2. TDREを1にセットして送信を開始します。このとき、SCRのTIEが1にセットされているとTXI31(TXI32)割 り込み要求を発生します。このTXI31(TXI32)割り込み処理ルーチンで、前に転送したデータが送信終了す るまでにTDRに次の送信データを書き込むことで連続送信が可能です。
- 3. ストップビットを送り出すタイミングでTDREをチェックします。
- 4. TDREが0であるとTDRからTSRにデータを転送し、ストップビット送出後、次のフレームの送信を開始します。
- 5. TDREが1であるとSSRのTENDに1をセットし、ストップビット送出後、1を出力してマーク状態になります。 このときSCRのTEIEが1にセットされているとTEIを発生します。
- 6. 図15.6にデータ送信を行うためのフローチャートの例を示します。




図 15.5 調歩同期式モードの送信時の動作例(8ビットデータ/パリティあり/1ストップビットの例)




図 15.6 データ送信のフローチャートの例 (調歩同期式モード)

15.4.4 データ受信

クします。

調歩同期式モードの受信時の動作例を図 15.7 に示します。SCI3 は受信時に以下のように動作します。

- 1. 通信回線を監視し、スタートビットを検出すると内部を同期化して受信データをRSRに取り込み、パリティビットとストップビットをチェックします。
- パリティチェック:受信データの1の数をチェックし、これがSMRのPMで設定した偶数/奇数パリティになっているかをチェッ
- ストップビットチェック:
 ストップビットが1であるかをチェックします。ただし、2ストップビットの場合、1ビット目のストップビットのみをチェックします。
- ステータスチェック:RDRFが0であり、受信データをRSRからRDRに転送できる状態であるかをチェックします。
- 2. オーバランエラーが発生したとき (SSRのRDRFが1にセットされたまま次のデータを受信完了したとき)は SSRのOERをセットします。このとき SCRのRIEが1にセットされているとERI31 (ERI32)割り込み要求を発生します。受信データはRDRに転送しません。
- 3. パリティエラーを検出した場合はSSRのPERをセットし、受信データをRDRに転送します。このときSCRのRIEが1にセットされているとERI31(ERI32)割り込み要求を発生します。
- 4. フレーミングエラー (ストップビットが0のとき)を検出した場合はSSRのFERをセットし、受信データをRDRに転送します。このときSCRのRIE31 (RIE32)が1にセットされているとERI31 (ERI32)割り込み要求を発生します。
- 5. 正常に受信したときはSSR のRDRFをセットし、受信データをRDRに転送します。このときSCRのRIEが1に セットされているとRXI31 (RXI32)割り込み要求を発生します。このRXI31 (RXI32)割り込み処理ルーチンでRDRに転送された受信データを次のデータ受信完了までにリードすることで連続受信が可能です。




図 15.7 調歩同期式モードの受信時の動作例(8 ビットデータ/パリティあり/1 ストップビットの例)



受信エラーを検出した場合の SSR の各ステータスフラグの状態と受信データの処置を表 15.11 に示します。受信エラーを検出すると、RDRF はデータを受信する前の状態を保ちます。受信エラーがセットされた状態では以後の受信動作ができません。したがって、受信を継続する前に必ず OER、FER、PER、および RDRF を 0 にクリアしてください。図 15.8 にデータ受信のためのフローチャートの例を示します。

SSR のステータスフラグ				受信データ	受信エラーの状態				
RDRF*	OER	FER	PER						
1	1	0	0	消失	オーバランエラー				
0	0	1	0	RDR ヘ転送	フレーミングエラー				
0	0	0	1	RDR ヘ転送	パリティエラー				
1	1	1	0	消失	オーバランエラー + フレーミングエラー				
1	1	0	1	消失	オーバランエラー + パリティエラー				
0	0	1	1	RDR ヘ転送	フレーミングエラー + パリティエラー				
1	1	1	1	消失	オーバランエラー + フレーミングエラー + パリティエラー				

表 15.11 SSR のステータスフラグの状態と受信データの転送

[【]注】 * RDRF は、データ受信前の状態を保持します。ただし、前のフレームの受信データのリードが遅れた結果、次のフレームのオーバランエラーが発生した後に RDR をリードした場合は、RDRF は 0 にクリアされますので注意してください。




図 15.8 データ受信のフローチャートの例 (調歩同期式モード)

15.5 クロック同期式モードの動作説明

クロック同期式通信の通信データのフォーマットを図 15.9 に示します。クロック同期式モードではクロックパルスに同期してデータを送受信します。通信データの I キャラクタは、LSB から始まる 8 ビットデータで構成されます。SCI3 はデータ送信時は同期クロックの立ち下がりから次の立ち下がりまで出力します。データ受信時は同期クロックの立ち上がりに同期してデータを取り込みます。MSB 出力後の通信回線は MSB 出力状態を保ちます。クロック同期式モードでは、パリティビットやマルチプロセッサビットの付加はできません。SCI3 内部では送信部と受信部が独立していますので、クロックを共有することで全二重通信を行うことができます。送信部/受信部はともにダブルバッファ構造になっていますので、送信中に次の送信データのライト、受信中に前の受信データのリードを行うことで連続送受信が可能です。




図 15.9 クロック同期式通信のデータフォーマット

15.5.1 クロック

SMR の COM と SCR の CKE1、CKE0 の設定により、内蔵ボーレートジェネレータが生成する内部クロックまたは SCK31 (SCK32) 端子から入力される外部同期クロックを選択できます。内部クロックで動作させるとき、SCK31 (SCK32) 端子から同期クロックが出力されます。同期クロックは 1 キャラクタの送受信で 8 パルス出力され、送信および受信を行わないときは High レベルに固定されます。

15.5.2 SCI3 の初期化

データの送受信前に図 15.4 のフローチャートの例に従って SCI3 を初期化してください。

15.5.3 データ送信

図 15.10 にクロック同期式モードの送信時の動作例を示します。データ送信時 SCI3 は以下のように動作します。

- 1. SCI3は、SSRのTDREを監視し、0であるとTDRにデータが書込まれたと認識してTDRからTSRにデータを転送します。
- 2. TDREを1にセットして送信を開始します。このとき、SCRのTIEが1にセットされているとTXI31(TXI32)割 リ込み要求を発生します。
- 3. クロック出力モードに設定したときには、SCI3は同期クロックを8パルス出力します。外部クロックに設定したときには、入力クロックに同期してデータを出力します。シリアルデータは、LSB(ビット0)から順にTXD31(TXD32)端子から送信されます。
- 4. MSB(ビット7)を送り出すタイミングでTDREをチェックします。
- 5. TDREが0であるとTDRからTSRにデータを転送し次のフレームの送信を開始します。
- 6. TDREが1であるとSSRのTENDに1をセットし、MSB出力状態を保持します。このときSCRのTEIEが1にセットされているとTEI31 (TEI32)を発生します。
- 7. 送信終了後はSCK3端子はHighレベル固定になります。

図 15.11 にデータ送信のフローチャートの例を示します。データ受信のステータスを示すエラーフラグ(OER、FER、PER)が1にセットされた状態では送信は行えませんので、送信の前には、エラーフラグ(OER、FER、PER)が0にクリアされていることを確認してください。




図 15.10 クロック同期式モードの送信時の動作例






図 15.11 データ送信のフローチャートの例 (クロック同期式モード)

15.5.4 データ受信

図 15.12 にクロック同期式モードの受信時の動作例を示します。SCI3 は受信時に以下のように動作します。

- 1. SCI3は同期クロックの入力または、出力に同期して内部を初期化し、受信を開始します。
- 2. 受信したデータをRSRに取り込みます。
- 3. オーバランエラーが発生したとき(SSRのRDRFが1にセットされたまま次のデータを受信完了したとき)は SSRのOERをセットします。このときSCRのRIEが1にセットされているとERI31(ERI32)割り込み要求を発生します。受信データはRDRに転送しません。RDRFは1にセットされた状態を保持します。
- 4. 正常に受信したときはSSRのRDRFをセットし、受信データをRDRに転送します。このときSCRのRIEが1にセットされているとRXI31(RXI32)割り込み要求を発生します。




図 15.12 クロック同期式モードの受信時の動作例

受信エラーがセットされた状態では、以後の受信動作ができません。したがって、受信を継続する前に必ず OER、FER、PER、および RDRF を 0 にクリアしてください。 図 15.13 にデータ受信のフローチャートの例を示します。




図 15.13 データ受信フローチャートの例 (クロック同期式モード)

15.5.5 データ送受信同時動作

図 15.14 にデータ送受信同時動作のフローチャートの例を示します。データ送受信同時動作は SCI3 の初期化後、以下の手順に従って行ってください。送信から同時送受信へ切り替えるときには、SCI3 が送信終了状態であること、TDRE および TEND が 1 にセットされていることを確認した後、TE を 0 にクリアしてから TE および RE を 1 命令で同時に 1 にセットしてください。受信から同時送受信へ切り替えるときには、SCI3 が受信完了状態であることを確認し、RE を 0 にクリアしてから RDRF およびエラーフラグ (OER、FER、PER) が 0 にクリアされていることを確認した後、TE および RE を 1 命令で同時に 1 にセットしてください。




図 15.14 データ送受信同時動作のフローチャートの例 (クロック同期式モード)

15.6 IrDA 動作

SCI3_1 は IrDA 動作が可能です。図 15.15 に IrDA のブロック図を示します。

IrCR の IrE ビットで IrDA 機能をイネーブルにすると、SCI3_1 の TXD31、RXD31 信号は IrDA 規格バージョン 1.0 に準拠した波形のエンコード/デコードを行います (IrTXD、IrRXD 端子)。これを赤外線送受信トランシーバ/レシーバと接続することで、IrDA 規格バージョン 1.0 システムに準拠した赤外線送受信を実現することができます。

IrDA 規格バージョン 1.0 システムでは、9600bps の転送レートで通信を開始し、その後必要に応じて転送レートを変化させることができます。本 LSI の IrDA インタフェースでは、自動的に転送レートを変更する機能は内蔵していません。転送レートはソフトウェアにより設定を変更してください。




図 15.15 IrDA ブロック図

15.6.1 送信

送信時に SCI からの出力信号 (UART フレーム) は、IrDA インタフェースにより IR フレームに変換されます (図 15.16 参照)。

シリアルデータが 0 のとき、ビットレート(1 ビット幅の期間)の 3/16 の High パルスが出力されます(初期値)。 なお、High パルスは IrCR の $IrCKS2 \sim 0$ ビットの設定値により変化させることも可能です。

High パルス幅は最小 $1.41~\mu$ s、最大(3/16+2.5%) x ビットレ - ト、または(3/16 x ビットレート) + $1.08~\mu$ s と定められています。システムクロック が 10MH z のとき、 $1.41~\mu$ s 以上で最大の High パルス幅は $1.6~\mu$ s が設定可能です。

シリアルデータが1のときはパルスは出力されません。




図 15.16 IrDA 送信 / 受信動作

15.6.2 受信

受信時に IR フレームのデータは、IrDA インタフェースにより UART フレームに変換され、SCI3_1 に入力されます。

High パルスが検出されたときには 0 データを出力し、1 ビット期間中にパルスがないときには 1 データを出力します。最小パルス幅の 1.41 μs より短いパルスは 0 信号として認識しますのでご注意ください。

15.6.3 High パルス幅の選択

送信時にビットレート \times 3/16 よりパルス幅を短くする場合に、適用可能な $IrCKS2 \sim IrCKS0$ ビットの設定(最小パルス幅)と本 LSI の動作周波数およびビットレートの選択を表 15.12 に示します。

動作周波数	ビット	ビットレート(bps)(上段) / ビット周期×3/16(μs)(下段)						
(MHz)	2400	9600	19200	38400				
	78.13	19.53	9.77	4.88				
2	010	010	010	010				
2.097152	010	010	010	010				
2.4576	010	010	010	010				
3	011	011	011	011				
3.6864	011	011	011	011				
4.9152	011	011	011	011				
5	011	011	011	011				
6	100	100	100	100				
6.144	100	100	100	100				
7.3728	100	100	100	100				
8	100	100	100	100				
9.8304	100	100	100	100				
10	100	100	100	100				

表 15.12 IrCKS2~IrCKS0 ビットの設定

15.7 割り込み要求

SCI3 が生成する割り込み要求には、送信終了、送信データエンプティ、受信データフルおよび受信エラー(オーバランエラー、フレーミングエラー、パリティエラー)の計 6 種類があります。表 15.13 に各割り込み要求の内容を示します。

割り込み要求	略称	割り込み要因
受信データフル	RXI	SSR の RDRF のセット
送信データエンプティ	TXI	SSR の TDRE のセット
送信終了	TEI	SSR の TEND のセット
受信エラー	ERI	SSR の OER、FER、PER のセット

表 15.13 SCI3 の割り込み要求

各割り込み要求は、SCR の TIE、RIE で許可 / 禁止できます。

SSR の TDRE が 1 にセットされると、TXI31(TXI32)が発生します。SSR の TEND が 1 にセットされると、TEI31 (TEI32) が発生します。この 2 つの割り込みは送信時に発生します。

SSR の TDRE は初期値が 1 になっています。したがって送信データを TDR へ転送する前に SCR の TIE を 1 にセットすると、送信データが準備されていなくても TXI31 (TXI32)が発生します。また、SSR の TEND は初期値が 1 になっています。送信データを TDR へ転送する前に SCR の TEIE を 1 にセットすると、送信データが送信されていなくても TEI31 (TEI32)が発生します。送信データを TDR へ転送する処理を割り込み処理ルーチンの中で行うようにすることで、これらの割り込み要求を有効に利用することもできます。逆にこれらの割り込み要求 (TXI31、TEI31)の発生を防ぐには、送信データを TDR へ転送した後にこれらの割り込み要求に対応するイネーブルビット (TIE、TEIE)を 1 にセットしてください。

SSR の RDRF が 1 にセットされると RXI31 (RXI32) が発生します。OER、PER、FER のいずれかが 1 にセットされると ERI31 (ERI32) が発生します。この 2 つの割り込み要求は受信時に発生します。

SCI3 は、RXI31 (RXI32)を使用した連続受信、また TXI31 (TXI32)を使用した連続送信が可能です。 表 15.14 にこれらの割り込みについて示します。

表 15.14 送信/受信割り込み

割り込み	フラグ	割り込み発生の条件	備考
RXI31	RDRF	シリアル受信が正常に行われ、RSR から	RXI31 (RXI32) の割り込み処理ルーチンで
(RXI32)	RIE	RDR に受信データが転送されると RDRF	は、RDR に転送された受信データを読み出
		が 1 となり、このとき RIE が 1 ならば	し、RDRF を 0 にクリアします。上記の操
		RXI31(RXI32)が許可され割り込みが発	作を次回の RSR の受信完了までに行うこ
		生します。	とで連続受信が可能です。
		(図 15.17(a)参照)	
TXI31	TDRE	TSR の空(前回の送信完了)を検出して、	TXl31 (TXl32) の割り込み処理ルーチンで
(TXI32)	TIE	TDR にセットされた送信データが TSR に	は、次回の送信データを TDR に書き込み、
		転送されると TDRE は 1 にセットされま	TDRE を 0 にクリアします。上記の操作を
		す。このときTIEが1ならばTXI31(TXI32)	TSR に転送したデータが送信終了するまで
		が許可され割り込みが発生します。	に行うことで連続送信が可能です。
		(図 15.17(b)参照)	
TEI31	TEND	TSR の送信キャラクタの最後尾ビットを	TEl31 (TEl32) は、TSR の送信キャラクタ
(TEI32)	TEIE	送信したとき、TDRE が 1 ならば TEND	の最後尾ビットを送信したとき、TDR に次
		は 1 にセットされます。このとき TEIE が	回の送信データが書き込まれていないこと
		1 ならば TEl31(TEl32)が許可され割り	を示します。
		込みが発生します。	
		(図 15.17(c)参照)	




図 15.17(a) RDRF のセットと RXI 割り込み




図 15.17 (b) TDRE のセットと TXI 割り込み




図 15.17 (c) TEND のセットと TEI 割り込み

15.8 使用上の注意事項

15.8.1 ブレークの検出と処理について

フレーミングエラー検出時に、RXD31(RXD32)端子の値を直接リードすることでブレークを検出できます。 ブレークでは RXD31(RXD32)端子からの入力がすべて 0 になりますので、FER がセットされ、また PER もセットされる可能性があります。SCI3 は、ブレークを受信した後も受信動作を続けます。したがって FER を 0 にクリアしてもふたたび FER が 1 にセットされますので注意してください。

15.8.2 マーク状態とブレークの送出

SPCR の SPC31(SPC32)が 0 のとき、TE の値とは無関係に TXD31(TXD32)端子は PDR と PCR により入出力方向とレベルが決まる I/O ポートになります。これを利用して TXD31(TXD32)端子をマーク状態にしたりデータ送信時にブレークの送出をすることができます。SPCR の SPC31(SPC32)を 1 にセットするまで、通信回線をマーク状態(1 の状態)にするためには、PCR = 1、PDR = 1 を設定します。このとき、SPCR の SPC31(SPC32)が 0 にクリアされていますので、TXD31(TXD32)端子は I/O ポートとなっており 1 が出力されます。一方、データ送信時にブレークを送出したいときは、PCR = 1、PDR = 0 に設定した後に SPC31(SPC32)と TE を 0 にクリアします。SPC31(SPC32)を 0 クリアした直後に TE を 0 にクリアすると、現在の送信状態とは無関係に送信部は TE を クリアした後に初期化され、TXD31(TXD32)端子は SPC31(SPC32)を 0 クリアした時点で I/O ポートになり、TXD31(TXD32)端子から 0 が出力されます。

15.8.3 受信エラーフラグと送信動作について(クロック同期式モードのみ)

受信エラーフラグ (OER、PER、FER)が 1 にセットされた状態では、TDRE を 0 にクリアしても送信を開始できません。必ず送信開始時には、受信エラーフラグを 0 にクリアしておいてください。また、RE を 0 にクリアしても受信エラーフラグは 0 にクリアできませんので注意してください。

15.8.4 調歩同期式モードの受信データサンプリングタイミングと受信マージン

調歩同期式モードでは、SCI3 は転送レートの 16 倍の周波数の基本クロックで動作しています。受信時には SCI3 は、スタートビットの立ち下がりを基本クロックでサンプリングして内部を同期化します。また、受信データを基本クロックの 8 ヶ目の立ち上がりエッジで内部に取り込みます。これを図 15.18 に示します。

したがって、調歩同期式モードでの受信マージンは式(1)のように表すことができます。

$$M = \{ (0.5 - \frac{1}{2N}) - \frac{D - 0.5}{N} - (L - 0.5) F \} \times 100 [\%] \qquad ... \vec{x} (1)$$

N: クロックに対するビットレートの比(N=16)

D: クロックのデューティ ($D=0.5 \sim 1.0$)

L:フレーム長(L=9~12)

F: クロック周波数の偏差の絶対値

式(1)で、F(D)口ック周波数の偏差の絶対値)=0、D(D)ので、Dのデューティ)=0.5とすると、

 $M = \{0.5 - 1/(2 \times 16)\} \times 100$ [%] = 46.875%

となります。ただし、この値はあくまでも計算上の値ですので、システム設計の際には 20~30%の余裕を持たせてください。




図 15.18 調歩同期式モードの受信データサンプリングタイミング

15.8.5 SCK31 (SCK32) 端子機能切り替えに伴う注意事項

SCI3 をクロック同期式モードで使用した後、SCK31 (SCK32) 端子をクロック出力から入出力ポートに端子機能を切り替えると SCK31 (SCK32) 端子に端子機能切り替えのタイミングで瞬時 (システムクロック の 1/2 の 期間) Low レベルを出力しますので注意してください。


この瞬時の Low レベル出力を回避するには次の方法があります。

(1) SCK31 (SCK32) 端子をクロック出力状態から非出力状態にする場合

送受信を停止する際、1命令でSCRのTEビット、REビットを0にクリアすると同時にCKE1ビットを1、CKE0ビットを0に設定してください。

この場合は、SMRのCOMビットは1にセットされたままで使用してください。したがって、入出力ポートとしては使用できません。また、SCK31(SCK32)端子に中間電位が印加しないようにSCK31(SCK32)端子に接続したラインは抵抗を介して V_{cc} 電位にプルアップするか、他のデバイスから出力を与えるかしてください。

- (2) SCK31 (SCK32) 端子をクロック出力状態から入出力ポートに端子機能を切り替える場合 送受信を停止する際、
- 1. まず1命令でSCRのTEビット、REビットをともに0にクリアすると同時にCKE1ビットを1、CKE0ビットを0 に設定してください。
- 2. 次にSMRのCOMビットを0にクリアしてください。



3. 最後にSCRのCKE1、CKE0ビットをともに0にクリアしてください。この場合もSCK31(SCK32)端子に中間電位が印加しないように注意してください。

15.8.6 TDR へのライトと TDRE の関係について

SSR の TDRE はシリアル送信するデータが TDR に準備されていないことを示すステータスフラグです。 TDR ヘデータを書き込むと TDRE は自動的に 0 にクリアされます。 また SCI3 が TDR から TSR にデータを転送すると、 TDRE が 1 にセットされます。

TDR へのデータのライトは、TDRE の状態にかかわらず行うことができますが、TDRE が 0 の状態で新しいデータを TDR に書き込むと、TDR に格納されていた前のデータは、 まだ TSR に転送されていない場合失われてしまいます。したがって、シリアル送信を確実に行うために TDR への送信データのライトは、必ず TDRE が 1 にセットされていることを確認してから 1 回だけ行う (2 回以上ライトしない) ようにしてください。

15.8.7 RDR のリードと RDRF の関係について

SCI3 は受信動作において、RDRF フラグをチェックしながら動作します。1 フレームの受信終了のタイミングで RDRF が 0 にクリアされていれば、通常のデータ受信を完了します。また RDRF が 1 にセットされていれば、オーバランエラーとなります。

RDR の内容をリードすると、RDRF は自動的に 0 にクリアされます。したがって、RDR のリードを 2 回以上行う場合、2 回目以降のリード操作は RDRF が 0 の状態で行われます。RDRF が 0 の状態で RDR のリードを行うと、リード操作が次のフレームの受信が完了するタイミングと重なった場合、次のフレームのデータが読み出されることがありますので注意してください。これを図 15.19 に示します。




図 15.19 RDR のリードタイミングとデータの関係

この場合、RDR のリード操作は RDRF が 1 にセットされていることを確認してから、1 回のみ行う(2 回以上リードしない)ようにしてください。2 回以上リードする場合は、1 回リードしたデータを RAM などに転送し、その内容を使用するようにしてください。また、RDR のリード操作は、次のフレームの受信が完了するまでに余

裕をもって行うようにしてください。具体的なタイミングとしては、クロック同期式モードではビット7の転送前まで、調歩同期式モードでは STOP ビットの転送前までに RDR のリードを完了してください。

15.8.8 状態遷移時における送信および受信動作について

状態遷移処理を行う場合は、送信および受信動作が完全に終了したのを確認した後に行ってください。

15.8.9 サブアクティブモード、サブスリープモード時の設定について

サブアクティブモード、サブスリープモード時は CPU 動作クロックが $\sqrt{2}$ のときのみ SCI3 が使用可能となります。 SYSCR2 の SA1 ビットを 1 にセットしてください。

15.8.10 シリアルコミュニケーションインタフェース 3 を実行する際に使用する発振器 について (マスク ROM 版のみ)

マスク ROM 版でシリアルコミュニケーションインタフェース 3 を実行する際は、内蔵発振器を使用しないでください。システムクロック発振器と内蔵発振器の切り替え方法は「5.2.4 内蔵発振器を選択する方法(マスク ROM 版のみ)」を参照してください。

16. シリアルコミュニケーションインタフェース 4 (SCI4)

シリアルコミュニケーションインタフェース 4 (SCI4)は、8 ビットバッファ付きのクロック同期式シリアルです。F-ZTAT 版のみの対応であり、SCI4 の SCK4、SI4、SO4 端子は、オンチップエミュレータデバッガなどを使用する場合、システムで占有しますので、ユーザは使用できません。

16.1 特長

- クロックソースとして8種類の内部クロック (/1024、 /256、 /64、 /32、 /16、 /8、 /4、 /2) と 外部クロックが選択可能
- 受信エラーの検出:オーバランエラーを検出
- 4種類の割り込み要因:

送信終了、送信データエンプティ、受信データフル、オーバランエラーの4種類の割り込み要因があります。

- 全二重通信が可能
 - 送信部および受信部ともにバッファ構造になっているのでシリアルデータの連続送信、連続受信が可能です。
- オンチップエミュレータデバッガなどを使用しない場合、ユーザが使用可能
- モジュールスタンバイモードにより、未使用時はモジュール単体でスタンバイモードに設定可能になります。 (詳細は、「6.4 モジュールスタンバイ機能」を参照してください。)

SCI4 のブロック図を図 16.1 に示します。




図 16.1 SCI4 のブロック図

16.2 入出力端子

SCI4 の端子構成を表 16.1 に示します。

表 16.1 端子構成

名称	略称	入出力	機能
SCI4 クロック	SCK4	入出力	SCI4 のクロック入出力端子
SCI4 データ入力	SI4	入力	SCI4 の受信データ入力端子
SCI4 データ出力	SO4	出力	SCI4 の送信データ出力端子

16.3 レジスタの説明

SCI4 には以下のレジスタがあります。

- シリアルコントロールレジスタ4(SCR4)
- シリアルコントロールステータスレジスタ4(SCSR4)
- トランスミットデータレジスタ4(TDR4)
- レシーブデータレジスタ4(RDR4)
- シフトレジスタ4(SR4)

16.3.1 シリアルコントロールレジスタ4(SCR4)

SCR4 は割り込み要求の許可、または禁止、および SCI の送信 / 受信動作を制御します。

ビット	ビット名	初期値	R/W	説 明
7	TIE	0	R/W	トランスミットインタラプトイネーブル
				TDR4から SR4 ヘシリアル送信データが転送されて SCSR4の TDRE フラグが 1 にセットされたときに、送信データエンプティ割り込み (TXI)要求の発生を 許可または禁止します。TXI 割り込み要求の解除は、SCSR4の TDRE フラグの 1 をリードした後、0 にクリアするか、または、TIE ビットを 0 にクリアすることで行うことができます。 0:送信データエンプティ割り込み (TXI)要求の禁止 1:送信データエンプティ割り込み (TXI)要求の許可
6	RIE	0	R/W	レシーブインタラプトイネーブル シリアル受信データが SR4 から RDR4 へ転送されて SCSR4 の RDRF フラグが 1 にセットされたとき、受信データフル割り込み(RXI)要求、および受信エラー割り込み(ERI)要求の発生を許可または禁止します。RXI、および ERI割り込み要求の解除は、SCSR4 の RDRF、または ORER の各フラグの 1 をリードした後、0 にクリアするか、RIE ビットを 0 にクリアすることで行うことができます。 0:受信データフル割り込み(RXI)要求、および受信エラー割り込み(ERI)要求を禁止 1:受信データフル割り込み(RXI)要求、および受信エラー割り込み(ERI)要求を禁止
5	TEIE	0	R/W	トランスミットエンドインタラブトイネーブル MSB データ送出時に有効な送信データが TDR4 にないとき、送信終了割り込み(TEI)要求の発生を許可または禁止します。TEI の解除は、SCSR4 の TEND フラグの 1 をリードした後、0 ライトして TEND をクリアするか、TEIE ビットを 0 にクリアすることで行うことができます。 0:送信終了割り込み(TEI)要求を禁止 1:送信終了割り込み(TEI)要求を許可

ビット	ビット名	初期値	R/W	説 明
4	SOL	0	R/W	拡張データビット
	332			SO4 端子の出力レベルを設定します。また、リードすると SO4 端子の出力レベルが読み出されます。送信完了後の SO4 端子の出力は、送信データの最終ビットの値を保持しますが、送信前または送信後に本ビットを操作して、SO4 端子の出力レベルを変更することができます。SO4 端子の出力レベルを変更する場合は、ビット3の SOLP ビットを0 にして MOV 命令で行ってください。なお、データ転送中に本ビットにライトすると誤動作の原因になりますので送信中は操作しないでください。 [リード時] 0: SO4 端子出力が Low レベル [ライト時] 0: SO4 端子出力が High レベル [ライト時]
				0:SO4 嫡子五刀を LOW レヘルに変更 1:SO4 端子出力を High レベルに変更
3	SOLP	1	R/W	SOLライトプロテクト
				SOL ビット書き換えによる SO4 端子の出力レベルの変更を制御します。SO4 端子の出力レベル変更を行う場合は、SOL = 1 かつ SOLP = 0、または SOL = 0 かつ SOLP = 0を MOV 命令で行います。このビットはリードすると常に 1 が読み出されます。 0: ライト時、SOL の値によって出力レベルを変更 1: リード時、常に 1 をリード。ライトは無効
2	SRES	0	R/W	強制リセットビット
	STILES	J		SCI4内部シーケンサを強制的に初期化する際に、このビットに1をライトしてください。SRES フラグに1をライトすると、SCI4内部シーケンサを強制リセットした後、自動的にこのフラグは0にクリアされます。ただし、SCI4内部レジスタの値は保持します。(SCSR4のTDRE は1、RDRF、ORER、TENDは0にクリアされます。また、SCR4のTE、RE は0にクリアされます。) 0: SCI4内部は通常動作 1: SCI4内部シーケンサを強制リセット
1	TE	0	R/W	トランスミットイネーブル SCI4 のシリアル送信動作の開始を許可または禁止します。TE ビットを 0 にクリアすると SCSR4 の TDRE フラグは 1 に固定されます。また、TE ビットを 1 にセットした状態で、TDR4 に送信データをライトすると、SCSR4 の TDRE フラグが自動的に 0 にクリアされシリアル送信を開始します。 0:送信動作を禁止(SO4 端子は入出力ポート) 1:送信動作を許可(SO4 端子はトランスミットデータ端子)

ビット	ビット名	初期値	R/W	説 明
0	RE	0	R/W	レシーブイネーブル
				SCIのシリアル受信動作の開始を許可または禁止します。RE ビットを 0 にクリアしても SCSR4 の RDRF、ORER の各フラグは影響を受けず状態を保持します。また、RE ビットを 1 にセットした状態で、同期クロック入力を検出すると、シリアル受信を開始します(外部クロック選択時)。内部クロック選択時は同期クロックを出力し、シリアル受信を開始します。 0: 受信動作を禁止(SI4 端子は入出力ポート) 1: 受信動作を許可(SI4 端子はレシーブデータ端子)

16.3.2 シリアルコントロールステータスレジスタ 4 (SCSR4)

SCSR4 は動作状態、エラー状態などを示し、クロックソースの選択、プリスケーラ分周比を制御するレジスタです。

SCSR4 は常に CPU からリード / ライトできます。ただし、TDRE、RDRF、ORER、TEND の各フラグへ 1 をライトすることはできません。また、これらを 0 にクリアするためには、あらかじめ 1 をリードしておく必要があります。

ビット	ビット名	初期値	R/W	説 明
7	TDRE	1	R/(W)*	トランスミットデータエンプティ
				TDR4 から SR4 にデータ転送が行われ TDR4 に次のシリアル送信データをライトすることが可能になったことを示します。
				[セット条件]
				• SCR4 の TE ビットが 0 のとき
				• TDR4 から SR4 にデータ転送が行われ、TDR4 にデータライトが可能になったとき
				[クリア条件]
				● 1 をリードした後、0 をライトしたとき
				• TDR4 ヘデータをライトしたとき
6	RDRF	0	R/(W)*	レシーブデータレジスタフル
				受信したデータが RDR4 に格納されていることを示します。
				[セット条件]
				● シリアル受信が正常終了し、SR4 から RDR4 へ受信データが転送されたとき
				[クリア条件]
				● 1 をリードした後、0 をライトしたとき
				• RDR4 からデータをリードしたとき

ビット	ビット名	初期値	R/W	説 明
5	ORER	0	R/(W)*	オーバランエラーフラグ
				受信時にオーバランエラーが発生して異常終了したことを示します。送受信モードの場合、ORER = 1 のとき SO4 端子の出力を Low レベルに固定します。 SCR4 の RE ビットを 0 にクリアしたときには、ORER フラグは影響を受けず、以前の状態を保持します。また、RDR4 ではオーバランエラーが発生する前の受信データを保持し、後から受信したデータが失われます。 さらに ORER = 1 にセットされた状態で、以降のシリアル受信を続けることはできません。また、シリアル送信も続けることはできません。 [セット条件] • RDRF = 1 の状態で次のシリアル受信を完了したとき [クリア条件]
4	TEND	0	R/(W)*	トランスミットエンド
				送信データの最後尾ビットを送信時に TDRE が 1 にセットされていたことを示します。
				[セット条件]
				● 送信データの最後尾ビットの送信時に TDRE が 1 であったとき
				[クリア条件]
				● 1 をリードした後、0 をライトしたとき
				• 命令で TDR4 にデータをライトしたとき
3	CKS3	1	R/W	クロックソース選択と端子機能
2	CKS2	0	R/W	供給するクロックソースの選択と SCK4 端子の入出力の設定を行います。内部
1	CKS1	0	R/W	クロックの場合のプリスケーラ分周比と転送クロック周期は表 16.2 のように
0	CKS0	0	R/W	なります。外部クロックを選択した場合は外部クロックの周期を 4/ 以上にしてください。

【注】 * フラグをクリアするための0ライトのみ可能です。

表 16.2 にプリスケーラ分周比と転送クロック周期を示します。

ビット3	ビット2	ビット1	ビット0	プリスケーラ	転送クロ	ック周期	機	能
CKS3	CKS2	CKS1	CKS0	分周比	= 5MHz	= 2.5MHz	クロック	端子機能
							リソース	
0	0	0	0	/1024	204.8 μ s	409.6 µ s	内部クロック	SCK4 出力端子
0	0	0	1	/256	51.2 µ s	102.4 µ s	内部クロック	SCK4 出力端子
0	0	1	0	/64	12.8 µ s	25.6 µ s	内部クロック	SCK4 出力端子
0	0	1	1	/32	6.4 µ s	12.8 µ s	内部クロック	SCK4 出力端子
0	1	0	0	/16	3.2 µ s	6.4 µ s	内部クロック	SCK4 出力端子
0	1	0	1	/8	1.6 µ s	3.2 µ s	内部クロック	SCK4 出力端子
0	1	1	0	/4	0.8 µ s	1.6 µ s	内部クロック	SCK4 出力端子
0	1	1	1	/2		0.8 µ s	内部クロック	SCK4 出力端子
1	0	0	0				入出力ポー	ト(初期値)
1	0	0	1				入出力	ポート
1	0	1	0				入出力	ポート
1	0	1	1				入出力ポート	
1	1	0	0			_	入出力ポート	
1	1	0	1				入出力ポート	
1	1	1	0				入出力ポート	
1	1	1	1				外部クロック	SCK4 入力端子

表 16.2 プリスケーラ分周比と転送クロック周期(内部クロックの場合)

16.3.3 トランスミットデータレジスタ 4 (TDR4)


TDR4 はシリアルを送信するデータを格納する 8 ビットのレジスタです。SCI4 は SR4 の空きを検出すると、TDR4 にライトされた送信データを SR4 に転送してシリアル送信を開始します。 SR4 のシリアルデータ送信中に TDR4 に次の送信データをライトしておくと連続シリアル送信ができます。 TDR4 は常に CPU によるリード / ライトが可能です。 TDR4 の初期値は HTFF です。

16.3.4 レシーブデータレジスタ4(RDR4)

RDR4 は受信したシリアルデータを格納する 8 ビットのレジスタです。8 CI4 は、1 バイトのシリアルデータの 受信が終了すると、8 SR4 から RDR4 へ受信したシリアルデータを転送して格納し、受信動作を完了します。その後 8 SR4 は、受信可能になります。8 RDR4 は 8 CPU から直接ライトすることはできません。8 RDR4 の初期値は 8 H 100 です。

16.3.5 シフトレジスタ4(SR4)

SR4 はシリアルデータを送受信するためのレジスタです。CPU から直接 SR4 をリード / ライトすることはできません。





16.4 動作説明

SCI4 は、クロックパルスに同期してデータを送信、または受信する SCI で、高速シリアル通信に適しています。 送信/受信フォーマットは8ビットデータ固定です。クロックソースは、内部クロックと外部クロックを選択できます。また、受信時にオーバランエラーの検出ができます。送信部/受信部はダブルバッファ構造になっていますので、送信中にデータのライト、受信中にデータのリードができ、連続送信/受信が可能です。

16.4.1 クロック

転送クロックは、8種類の内部クロックと外部クロックから選択できます。外部クロックを選択した場合は、SCK4端子はクロック入力端子となります。内部クロックを選択した場合は、SCK4端子は同期クロック出力端子となります。同期クロックは1キャラクタの送信/受信で8パルス出力され、送信および受信を行わないときには High レベルに固定されます。

なお、SCSR4のCKS3~CKS0の組み合わせで内部クロック、外部クロック選択をしないときは、SCK4端子は入出力ポートになります。

16.4.2 データ転送フォーマット

SCI4 の転送フォーマットを図 16.2 に示します。




図 16.2 転送フォーマット

クロック同期式通信では、通信回線のデータは同期クロックの立ち下がりから次の立ち下がりまで出力されます。また、同期クロックの立ち上がりエッジでデータの確定が保証されます。通信データの1キャラクタは、LSBから始まり最後に MSB の順で構成されます。MSB 出力後の通信回線は MSB の状態を保ちます。

SCI4 は、受信時に同期クロックの立ち上がりに同期してデータを取り込みます。送信/受信フォーマットは8ビットデータ固定です。送信停止中の SO4 端子の出力値は、SCR4 の SOL により変更することができます。

16.4.3 データの送信/受信動作

データの送信 / 受信前には、まず SCR4 の TE および RE を 0 にクリアした後、図 16.3 に示す手順に従い初期化してください。

【注】 動作モードの変更、通信フォーマットの変更などの場合には、必ず TE および RE を 0 にクリアしてから変更してください。TE を 0 にクリアすると、TDRE は 1 にセットされます。RE を 0 にクリアしても、RDRF、ORER の各フラグおよび RDR4 の内容は保持されますので注意してください。

外部クロックを使用している場合には、初期化を含めた動作中にクロックを供給しないでください。




図 16.3 SCI4 を初期化するときのフローチャートの例

16.4.4 データ送信

図 16.4 にデータ送信のフローチャートの例を示します。データ送信は SCI4 の初期化後、以下の手順に従い行ってください。




図 16.4 データ送信のフローチャートの例

SCI4 はデータ送信時に以下のように動作します。

- 1. SCI4は、TEに1をセット後、TDR4に送信データをライトするとTDREを0にクリアし、TDR4からSR4にデータを転送します。その後、TDREを1にセットして送信を開始します。このとき、SCR4のTIEが1にセットされているとTXIを発生します。
- 2. クロック出力モードに設定したときには、SCI4は同期クロックを8パルス出力します。外部クロックに設定したときには、入力クロックに同期してデータを出力します。
- 3. シリアルデータは、LSB (ビット0)からMSB (ビット7)の順にSO4端子から送信されます。その後、MSB (ビット7)を送り出すタイミングでTDREをチェックします。
- 4. TDREが0であるとTDR4からSR4にデータを転送し、次のフレームの送信を開始します。TDREが1であると SR4のTENDに1をセットし、MSB(ビット7)送出後、状態を保持します。このときSCR4のTEIEが1にセットされているとTEIを発生します。
- 5. 送信終了後は、SCK4端子はHighレベル固定になります。
- 【注】 データ受信のステータスを示すエラーフラグ (ORER) が 1 にセットされた状態では送信は行えませんので、送信の前にはエラーフラグ (ORER) が 0 にクリアされていることを確認してください。

図 16.5 に送信時の動作例を示します。




図 16.5 送信時の動作例



16.4.5 データ受信

図 16.6 にデータ受信のフローチャートの例を示します。データ受信は SCI4 の初期化後、以下の手順に従い行ってください。




図 16.6 データ受信フローチャートの例

SCI4 は受信時に以下のように動作します。

- 1. SCI4は同期クロックの入力または、出力に同期して内部を初期化し、受信を開始します。
- 2. 受信したデータをSR4のLSBからMSBの順にセットします。
- 3. 受信後、SCI4は、RDRFが0であり、受信データをSR4からRDR4に転送できる状態であるかをチェックします。
- 4. このチェックの結果オーバランエラーがなかったときRDRFが1にセットされ、RDR4に受信データが格納されます。このとき、SCR4のRIEが1にセットされているとRXIを発生します。一方、エラーチェックでオーバランエラーを検出するとORERが1にセットされます。また、RDRFは1にセットされた状態を保ちます。このとき、SCR4のRIEが1にセットされているとERIを発生します。
- 5. オーバランエラーの検出条件は、SCSR4のRDRFがIにセットされたまま、次のデータ受信を完了したときに 検出します。受信データはSR4からRDR4に転送されません。
- 【注】 受信エラーがセットされた状態では、以後の受信動作ができません。したがって、受信を継続する前に必ず ORER および RDRF を 0 にクリアしてください。

図 16.7 に受信時の動作例を示します。




図 16.7 受信時の動作例

16.4.6 データ送受信同時動作

図 16.8 にデータ送受信動作動作のフローチャートの例を示します。データ送受信同時動作は SCI4 の初期化後、以下の手順に従い行ってください。




図 16.8 データ送受信同時動作のフローチャートの例

- 【注】 1. 送信から同時送受信へ切り替えるときには、SCI4 が送信終了状態であること、TDRE および TEND が 1 にセット されていることを確認した後、TE を 0 にクリアしてから TE および RE を 1 にセットしてください。
 - 2. 受信から同時送受信へ切り替えるときには、SCI4 が受信完了状態であることを確認し、RE を 0 にクリアしてから RDRF およびエラーフラグ (ORER) が 0 にクリアされていることを確認した後、TE および RE を 1 にセットしてください。

16.5 割り込み要因

SCI4 の割り込み要因には、送信終了、送信データエンプティ、受信データフルおよび受信エラー (オーバランエラー)の4種類があります。

表 16.3 に各割り込み要求の内容を示します。

割り込みの略称	レジスタ条件	割り込み要求の内容
RXI	RIE=1	受信データフル(RDRF)による割り込み要求
TXI	TIE = 1	送信データエンプティ(TDRE)による割り込み要求
TEI	TEIE = 1	送信終了(TEND)による割り込み要求
ERI	RIE = 1	受信エラー (ORER)による割り込み要求

表 16.3 SCI4 割り込み要求の内容

各割り込み要求は、SCR4のTIE、RIEで許可/禁止できます。


SCSR4のTDRE が1にセットされると、TXIが発生します。SCSR4のTENDが1にセットされると、TEIが発生します。この2つの割り込みは送信時に発生します。

SCSR4 の TDRE は初期値が 1 になっています。 したがって送信データを TDR4 へ転送する前に SCR4 の TIE を 1 にセットして送信データエンプティ割り込み要求(TXI)を許可すると、送信データが準備されていなくても TXI が発生します。

送信データを TDR4 へ転送する処理を、割り込み処理ルーチンの中で行うようにすることで、これらの割り込み要求を有効に利用できます。

一方、これらの割り込み要求(TXI、TEI)の発生を防ぐためには、送信データを TDR4 へ転送した後に、これらの割り込み要求に対応する許可ビット (TIE、TEIE)を 0 にセットしてください。

SCSR4 の RDRF が 1 にセットされると RXI が発生します。ORER が 1 にセットされると ERI が発生します。この 2 つの割り込み要求は受信時に発生します。



16.6 使用上の注意事項

SCI4 を使用する際は以下のことに注意してください。

16.6.1 TDR4 へのライトと TDRE の関係について

SCSR4 の TDRE はシリアル送信するデータが TDR4 に準備されていないことを示すステータスフラグです。 TDR4 ヘデータを書き込むと TDRE は自動的に 0 にクリアされます。また SCI4 が TDR4 から SR4 にデータを転送すると、TDRE が 1 にセットされます。

TDR4 へのデータのライトは、TDRE の状態にかかわらず行うことができますが、TDRE が 0 の状態で新しいデータを TDR4 に書き込むと、TDR4 に格納されていた前のデータは、まだ SR4 に転送されていない場合失われてしまいます。したがって、シリアル送信を確実に行うために TDR4 への送信データのライトは、必ず TDRE が 1 にセットされていることを確認してから 1 回だけ行う (2 回以上しない) ようにしてください。

16.6.2 受信エラーフラグと送信動作について

受信エラーフラグ(ORER)が 1 にセットされた状態では、TDRE を 0 にクリアしても送信を開始できません。 必ず送信開始時には、受信エラーフラグを 0 にクリアしておいてください。

また、RE を 0 にクリアしても受信エラーフラグは 0 にクリアできませんので注意してください。

16.6.3 RDR4 のリードと RDRF の関係について

SCI4 は受信動作において、RDRF フラグをチェックしながら動作します。1 フレームの受信終了のタイミングで RDRF が 0 にクリアされていれば、通常オデータ受信を完了します。また RDRF が 1 にセットされていれば、オーバランエラーとなります。

RDR4 の内容をリードすると、RDRF は自動的に 0 にクリアされます。したがって、RDR4 のリードを 2 回以上行う場合、2 回目以降のリード操作は RDRF が 0 の状態で行われます。RDRF が 0 の状態で RDR4 のリードを行うと、リード操作が次のフレームの受信が完了するタイミングと重なった場合、次のフレームのデータが読み出されることがありますので注意してください。これを図 16.9 に示します。




図 16.9 RDR4 リードタイミングとデータの関係

この場合、RDR4のリード操作は RDRF が1にセットされていることを確認してから、1回のみ行う(2回以上しない)ようにしてください。2回以上リードする場合は、1回リードしたデータを RAM 等に転送し、その内容を使用するようにしてください。また、RDR4のリード操作は、次のフレームの受信が完了するまでに余裕を持って行うようにしてください。具体的なタイミングとしては、ビット7の転送前までに RDR4のリードを完了してください。

16.6.4 内部クロック /2 選択時の SCK4 出力波形について

SCSR4 の CKS3 ~ CKS0 ビットで内部クロック /2 を選択し、連続送信 / 連続受信を行う場合、図 16.10 のよう に 8 パルスのクロック出力後、1 パルス分 High 期間が延びます。




図 16.10 内部クロック /2 選択時の転送フォーマット

17. 14 ビット PWM

本 LSI は、2 チャネルの 14 ビット PWM (Pulse Width Modulator) を内蔵しています。PWM にローパスフィルタを接続することで D/A 変換器として使用できます。また、標準 PWM / パルス分割 PWM をソフトウェアで選択できます。14 ビットの PWM のブロック図を図 17.1 に示します。

17.1 特長

• 4種類の変換周期を選択可能

1変換周期131,072/ 、最小変化幅8/ 、1変換周期65,536/ 、最小変化幅4/ 、1変換周期32,768/ 、最小変化幅2/ 、または1変換周期16,384/ 、最小変化幅1/ の選択が可能です。

- リップル低減を図ったパルス分割方式
- モジュールスタンバイモードにより、未使用時はモジュール単体でスタンバイモードに設定可能になります。 (詳細は、「6.4 モジュールスタンバイ機能」を参照してください。)
- ソフトウェアにより、標準PWM / パルス分割PWMを選択可能




図 17.1 14 ビット PWM のブロック図

17.2 入出力端子

14 ビット PWM の端子構成を表 17.1 に示します。

表 17.1 端子構成

名称	略称	入出力	機能
PWM1 出力端子	PWM1	出力	標準 PWM / パルス分割方式 PWM 波形出力(PWM1)
PWM2 出力端子	PWM2	出力	標準 PWM / パルス分割方式 PWM 波形出力(PWM2)

17.3 レジスタの説明

14 ビット PWM には以下のレジスタがあります。

- PWM1コントロールレジスタ (PWCR1)
- PWM1データレジスタ (PWDR1)
- PWM2コントロールレジスタ (PWCR2)
- PWM2データレジスタ (PWDR2)

17.3.1 PWM コントロールレジスタ (PWCR)

PWCR は、入力クロックの選択および標準 PWM / パルス分割 PWM の選択を行います。

ビット	ビット名	初期値	R/W	説 明
7~3		すべて1		リザーブビット
				リードすると常に 1 が読み出されます。ライトは無効です。
2	PWCRm2	0	W	PWM 出力波形セレクト
				標準 PWM 波形かパルス分割 PWM 波形を選択します。
				0:パルス分割 PWM 波形を出力
				1:標準 PWM 波形を出力
1	PWCRm1	0	W	クロックセレクト 1、0
0	PWCRm0	0	W	14 ビット PWM に供給されるクロックを選択します。このビットはライト専用です。 リードすると常に 1 が読み出されます。
				00:入力クロック= /2(t *=2/) 1 変換周期 16,384/ 、最小変化幅 1/ の PWM 波形を生成
				01:入力クロック= /4(t *=4/) 1 変換周期 32,768/ 、最小変化幅 2/ の PWM 波形を生成
				10:入力クロック= /8(t *=8/) 1 変換周期 65,536/ 、最小変化幅 4/ の PWM 波形を生成
				11:入力クロック= /16(t *=16/) 1 変換周期 131,072/ 、最小変化幅 8/ の PWM 波形を生成

【注】 * t : PWM 入力クロックの周期

m = 2、1

17.3.2 PWM データレジスタ (PWDR)

PWDR は、ライト専用の 14 ビットのレジスタで、パルス分割 PWM 選択時、PWM 波形 1 周期の High レベル幅を表します。

PWDR の下位 14 ビットにデータをライトすると、PWDR に書き込まれた内容は PWM 波形生成部に取り込まれ、PWM 波形生成のデータの更新が行われます。

PWDR の初期値は0で、リードすると常にH'FFFF が読み出されます。

本レジスタライト時は、ワードサイズでライトしてください。

17.4 動作説明

17.4.1 パルス分割 PWM の原理

パルス分割 PWM は、通常 PWM の High 期間・Low 期間をそれぞれ等分割し、交互に出力する方式です。ローパスフィルタを構成して D/A として使用する場合に発生するリップルの低減を図っています。例として、4 分割した場合の波形図を図 17.2 に示します。14 ビット PWM の分割数は 64 分割となります。




図 17.2 4 分割した場合のパルス分割方式 PWM の動作例

17.4.2 パルス分割 PWM の設定手順

パルス分割 PWM を使用する場合、以下の順序でレジスタ設定を行ってください。

- 1. 使用するPWMのチャネルに対応してPMR9のPWM1、PWM2を1に設定し、P90/PWM1端子、P91/PWM2端子をPWM端子に設定します。
- 2. PWCRにより、1変換周期を設定します。
- 3. PWDRに出力波形データを設定します。PWDRへのライトと同時にPWM波形生成部にデータが取り込まれ、PWM波形生成の更新が行われます。



17.4.3 パルス分割 PWM の動作説明

1 変換周期は図 17.3 に示すように 64 個のパルスで構成され、この 1 変換周期中の High レベル幅合計(T_{H})が、 PWDR のデータに対応しています。この関係を表 17.2 に示します。




図 17.3 PWM 出力波形

PWCRn	n の設定値	1 変換周期	T _H	t _{fn} (n = 1 ~ 64)
PWCRm1	PWCRm0	[tcyc]	[tcyc]	[tcyc]
0	0	16384	(PWDRm+64) ×1	256
0	1	32768	(PWDRm+64) ×2	512
1	0	65536	(PWDRm+64) ×4	1024
1	1	131072	(PWDRm + 64) ×8	2048

表 17.2 PWCR、PWDR と出力波形の関係

【注】 m=2、1

17.4.4 標準 PWM の動作設定

標準 PWM を使用する場合、以下の順序でレジスタ設定を行ってください。

- 1. 使用するPWMのチャネルに対応して、PMR9のPWM1、PWM2を1に設定しP90/PWM1端子、P91/PWM2端子のいずれかをPWM端子に設定します。
- 2. PWCRm2を1に設定し、標準PWM波形を選択します。 (m = 2、1)
- 3. 非同期イベントカウンタのイベントカウンタPWMを設定します。設定方法は、「13.4.4 イベントカウンタ PWMの動作」を参照してください。
- 4. PWM端子より、イベントカウンタで設定したPWM波形が出力されます。
- 【注】 標準波形を使用する場合は、非同期イベントカウンタ用の PWM を動作させて使用するため、非同期イベントカウンタの 16 ピットカウンタ動作、8 ピットカウンタ動作および IRQAEC の動作が使用できなくなります。 非同期イベントカウンタの IECPWM 信号が High レベルのときは、ECH、ECL はカウントアップされますが、Low レベルのときは、カウンタは停止するのでご注意ください。(詳細は「13.4 動作説明」を参照してください。)

17.5 PWM の動作モード

PWM の動作モードを表 17.3 に示します。

表 17.3 PWM の動作モード

動作モード	リセット	アクティブ	スリープ	ウォッチ	サブ	サブ	スタンバイ	モジュール
					アクティブ	スリープ		スタンバイ
PWCRm	リセット	動作	動作	保持	動作*	保持	保持	保持
PWDRm	リセット	動作	動作	保持	保持	保持	保持	保持

(m = 2, 1)

【注】 * ライト可能

17.6 使用上の注意事項

17.6.1 PWDR のライトと PWM 波形への反映タイミングについて

PWM 波形出力中に PWDR を書き換えた場合、ライトを行ったタイミングの PWM 波形により以下の動作となります。

Low 出力期間中・・・・ 次のパルスより反映されます。

High 出力期間中

- -1 Duty を増やす場合・・・・ ライト直後に反映されます。
- -2 Duty を減らす場合
 - -2-1 書き換え時点での 1 パルスの High 幅が、ライト後の PWDR の High 幅を超えている場合 ・・・・ 1 パルス期間、High が出力されます。
 - -2-2 書き換え時点での 1 パルスの High 幅が、ライト後の PWDR の High 幅を超えていない場合・・・・ ライト直後に反映されます。

18. A/D 变換器

逐次比較方式の 10 ビットの A/D 変換器で、最大 8 チャネルのアナログ入力を変換することができます。A/D 変換器のブロック図を図 18.1 に示します。

18.1 特長

- 分解能:10ビット
- 入力チャネル:8チャネル
- 高速変換:1チャネル当り12.4 µs(5MHz動作時)
- サンプル&ホールド機能
- 変換開始方法
 - ソフトウェアおよび外部トリガによるA/D変換の開始が可能
- 割り込み要因
 - A/D変換終了割り込み要求を発生させることができます。
- モジュールスタンバイモードにより、未使用時はモジュール単体でスタンバイモードに設定可能になります。 (詳細は、「6.4 モジュールスタンバイ機能」を参照してください。)




図 18.1 A/D 変換器のブロック図

18.2 入出力端子

A/D 変換器で使用する端子を表 18.1 に示します。

端子名 入出力 略称 機能 アナログ電源端子 AVcc 入力 アナログ部の電源および基準電圧 アナログ部グランド端子 入力 アナログ部のグランドおよび基準電圧 **AVss** アナログ入力端子 0 AN0 アナログ入力端子 入力 アナログ入力端子1 AN1 入力 アナログ入力端子2 AN2 入力 アナログ入力端子3 AN3 入力 AN4 アナログ入力端子4 入力 アナログ入力端子5 AN5 入力 アナログ入力端子6 AN6 入力 アナログ入力端子7 AN7 入力 **ADTRG** 外部トリガ入力端子 入力 A/D 変換の開始を制御する外部トリガ入力

表 18.1 端子構成

18.3 レジスタの説明

A/D 変換器には以下のレジスタがあります。

- A/Dリザルトレジスタ(ADRR)
- A/Dモードレジスタ (AMR)
- A/Dスタートレジスタ(ADSR)

18.3.1 A/D リザルトレジスタ (ADRR)

ADRR は A/D 変換結果を格納するための 16 ビットのリード専用レジスタで、ADRR に上位 10 ビットデータが格納されます。ADRR は常に CPU からリード可能です。A/D 変換中は ADRR の値は不定で、A/D 変換終了時に変換結果の 10 ビットデータが格納され、次の変換開始までこのデータが保持されます。ADRR の初期値は不定です。

本レジスタリード時は、ワードサイズでリードしてください。



18.3.2 A/D モードレジスタ (AMR)

AMR は A/D 変換器の変換時間の設定、外部トリガの選択、およびアナログ入力端子の指定を行います。

ビット	ビット名	初期値	R/W	説 明			
7	CKS	0	R/W	クロックセレクト			
				A/D 変換用クロックソースを選択します。			
				0: /4 (変換時間 = 62 ステート (max.) (基準クロック = のとき))			
				1: /2(変換時間=31ステート(max.)(基準クロック= のとき))			
6	TRGE	0	R/W	外部トリガセレクト			
				外部トリガ入力による A/D 変換の開始を許可または禁止します。			
				0:外部トリガによる A/D 変換の開始を禁止			
				1:ADTRG 端子の立ち上がり、または立ち下がりエッジで A/D 変換を開始			
				ADTRG 端子のエッジ選択は IEGR の ADTRGNEG ビットで設定します。			
5	-	1	-	リザーブビット			
4	-	1	-	リードすると常に 1 が読み出されます。ライトは無効です。			
3	СНЗ	0	R/W	チャネルセレクト3~0			
2	CH2	0	R/W	アナログ入力チャネルの選択を行います。			
1	CH1	0	R/W	00xx:非選択			
0	CH0	0	R/W	0100 : AN0			
				0101 : AN1			
				0110 : AN2			
				0111 : AN3			
				1000 : AN4			
				1001 : AN5			
				1010 : AN6			
				1011 : AN7			
				11xx:使用禁止			
				チャネル選択の切り替えは、ADSF=0の状態で行ってください。			

【記号説明】 x: Don't care

18.3.3 A/D スタートレジスタ (ADSR)

ADSR は A/D 変換の開始または停止を設定します。

ビット	ビット名	ト名 初期値	R/W	説 明
7	ADSF	OSF 0	R/W	このビットを 1 にセットすると A/D 変換を開始します。変換が終了すると変換データは ADRR にセットされます。同時に 0 にクリアされ、A/D 変換を終了します。また、このビットに 0 をライトすることで A/D 変換を強制終了することができます。
6~0	-	すべて1	-	リザーブビット リードすると常に 1 が読み出されます。ライトは無効です。

18.4 動作説明

A/D 変換器は逐次比較方式で分解能は 10 ビットです。変換時間やアナログ入力チャネルの切り替えは、誤動作を避けるため ADSR の ADSF ビットが 0 の状態で行ってください。

18.4.1 A/D 变換動作

- 1. ソフトウェアによってADSRのADSFビットが1にセットされると、選択されたチャネルのA/D変換を開始します。
- 2. A/D変換が終了するとA/D変換結果がA/Dリザルトレジスタに転送されます。
- 3. A/D変換終了時、IRR2のIRRADフラグが1にセットされます。このとき、IENR2のIENADビットが1にセットされていると、A/D変換終了割り込み要求を発生します。
- 4. ADSFビットはA/D変換中は1を保持し、変換が終了すると自動的にクリアされてA/D変換器は待機状態になります。

18.4.2 外部トリガタイミング

A/D 変換器は外部トリガ入力によって A/D 変換を開始させることもできます。外部トリガは I/O ポートの PMRB の ADTSTCHG が 1*でかつ AMR の TRGE が 1 のとき、 ADTRG 入力端子から入力されます。 ADTRG 入力端子から IEGR の ADTRGNEG で指定されたエッジが入力されると、ADSR の ADSF が 1 にセットされ、A/D 変換が開始されます。

このタイミングを図 18.2 に示します。

【注】 * 本 LSI の ADTRG 入力端子は、TEST 端子と兼用になります。よって、ADTRG 端子として使用する場合は、まず TEST 端子に 0 固定または 1 固定の信号を入力した状態でリセット解除し、TEST 信号が確定した後に ADTSTCHG を 1 に設定してください。






図 18.2 外部トリガ入力タイミング

18.4.3 A/D 変換器の動作モード

A/D 変換器の動作モードを表 18.2 に示します。

動作モード リセット アクティブ スリープ サブ スタンバイ モジュール ウォッチ サブ アクティブ スリープ スタンバイ **AMR** リセット 動作 動作 保持 保持 保持 保持 保持 **ADSR** リセット 動作 動作 保持 保持 保持 保持 保持 **ADRR** 保持* 動作 動作 保持 保持 保持 保持 保持

表 18.2 A/D 変換器の動作モード

【注】 * パワーオンリセット時は不定

18.5 使用例

チャネル 1 (ANI) をアナログ入力チャネルに選択した場合の動作例を示します。動作タイミングを図 18.3 に示します。

- 1. 入力チャネルをAN1 (AMRのCH3 ~ CH0を0101)、IENAD = 1に設定して、A/D変換を開始(ADSF = 1) します。
- 2. A/D変換が終了すると、IRRADが1にセットされ、A/D変換結果がADRRに格納されます。同時にADSF=0となり、A/D変換器は変換待機となります。
- 3. IENAD=1となっているためA/D変換終了割り込み要求が発生します。
- 4. A/D割り込み処理ルーチンが開始されます。
- 5. A/D変換結果を読み出して、処理します。
- 6. A/D変換処理ルーチンの実行が終了します。

この後、ADSF=1にセットすると A/D 変換が開始され 2~6 を行います。

A/D 変換器の使用手順の概念フローを図 18.4、図 18.5 に示します。




図 18.3 A/D 変換器の動作例




図 18.4 A/D 変換器の使用手順の概念フロー (ソフトウェアでポーリングする場合)




図 18.5 A/D 変換器の使用手順の概念フロー(割り込みを使用する場合)

18.6 A/D 変換精度の定義

本 LSI の A/D 変換精度の定義は以下のとおりです。

• 分解能

A/D変換器のデジタル出力コード数

• 量子化誤差

A/D変換器が本質的に有する偏差であり、1/2LSBで与えられる(図18.6)。

オフセット誤差

デジタル出力が最小電圧値00000000000から0000000001に変化するときのアナログ入力電圧値の理想A/D変換特性からの偏差(図18.7)。

• フルスケール誤差

デジタル出力が11111111110から1111111111に変化するときのアナログ入力電圧値の理想A/D変換特性からの偏差(図18.7)。

• 非直線性誤差

ゼロ電圧からフルスケール電圧までの間の理想A/D変換特性からの誤差。ただし、オフセット誤差、フルスケール誤差、量子化誤差を含まない。

• 絶対精度

デジタル値とアナログ入力値との偏差。オフセット誤差、フルスケール誤差、量子化誤差および非直線誤差 を含む。




図 18.6 A/D 変換精度の定義(1)




図 18.7 A/D 変換精度の定義(2)

18.7 使用上の注意事項

18.7.1 許容信号源インピーダンスについて

本 LSI のアナログ入力は、信号源インピーダンスが 10k 以下の入力信号に対し、変換精度が保証される設計となっております。これは A/D 変換器のサンプル&ホールド回路の入力容量をサンプリング時間内に充電するために設けている規格で、センサの出力インピーダンスが 10k を超える場合充電不足が生じ、A/D 変換精度が保証できなくなる場合があります。

対策として、外部に大容量を設けている場合、入力の負荷は実質的に内部入力抵抗の 10k だけになりますので信号源インピーダンスは不問となります。ただし、この場合ローパスフィルターとなりますので、微分係数の大きなアナログ信号(たとえば電圧の変動率が 5mV/µs 以上)には追従できない場合があります(図 18.8)。

高速のアナログ信号を変換する場合には、低インピーダンスのバッファを入れてください。

18.7.2 絶対精度への影響について

容量を付加することにより、GND とのカップリングを受けることになりますので、GND にノイズがあると絶対精度が悪化する可能性があります。必ず電気的に安定な GND に接続してください。またフィルター回路が実装基板上でデジタル信号と干渉したり、アンテナとならないように注意が必要です。




図 18.8 アナログ入力回路の例

18.7.3 その他使用上の注意

- 1. ADRRのリードはADSRのADSFビットが0のときに行ってください。
- 2. A/D変換中に隣接した端子のデジタル入力信号を変化させると、変換精度が低下します。
- 3. モジュールスタンバイモードを解除後、A/D変換を開始する場合は、10 クロック待ってからA/D変換を開始 してください。
- 4. アクティブモードおよびスリープモードでは、A/D変換器が待機中でもラダー抵抗にアナログ電源電流が流れます。したがって、A/D変換器を使用しない場合には、AVccをシステムの電源に接続し、CKSTPR1のADCKSTPビットを0にしてください。

19. LCD コントローラ / ドライバ

本 LSI は、セグメントタイプの LCD コントロール回路と LCD ドライバと電源回路を内蔵しているので、LCD パネルを直接駆動することができます。

19.1 特長

• 表示容量

デューティ比	内部ドライバ
スタティック	32SEG
1/2	32SEG
1/3	32SEG
1/4	32SEG

• LCD RAM容量

8ビット×16バイト(128ビット)

- LCD RAMはワードアクセス可能
- セグメント出力端子をポートとして使用可能 SEG32~SEG1端子を4端子ごとにポートとして使用可能
- 使用しないコモン出力端子をコモンダブルバッファ用として使用可能 1/2デューティではCOM1とCOM2、COM3とCOM4を並列接続で使用可 スタティックではCOM1とCOM2、COM3、COM4を並列接続で使用可
- フレーム周波数を11種類より選択可能
- ソフトウェアによりA波形、B波形の選択可能
- 電源分割抵抗を内蔵
- スタンバイモード以外の動作モードで表示可能
- 3V定電圧電源回路内蔵
 Vcc電圧によらずLCD駆動電源に常に3Vの電圧を供給できます。
- 3V定電圧電源回路出力電圧の調整可能
- モジュールスタンバイモードにより、未使用時はモジュール単体でスタンバイモードに設定可能になります。 (詳細は、「6.4 モジュールスタンバイ機能」を参照してください。)

LCD コントローラ / ドライバのブロック図を図 19.1 に示します。




図 19.1 LCD コントローラ / ドライバのブロック図

19.2 入出力端子

LCD コントローラ / ドライバの端子構成を表 19.1 に示します。

表 19.1 端子構成

端子名	記号	入出力	機能
セグメント出力端子	SEG32 ~ SEG1	出力	液晶のセグメント駆動用端子
			全端子、ポートと兼用でプログラマブルに設定可能
コモン出力端子	COM4 ~ COM1	出力	液晶のコモン駆動端子
			スタティック、1/2 デューティ時には端子の並列化が可能
LCD 電源端子	V1、V2、V3		外付けでパスコンを接続する場合、外部電源回路を使用する
			場合に使用
LCD 昇圧用容量端子	C1、C2		LCD 駆動電源昇圧用容量端子

19.3 レジスタの説明

LCD コントローラ / ドライバには以下のレジスタがあります。

- LCDポートコントロールレジスタ (LPCR)
- LCDコントロールレジスタ(LCR)
- LCDコントロールレジスタ2(LCR2)
- LCDトリミングレジスタ (LTRMR)
- BGRコントロールレジスタ (BGRMR)
- LCDRAM

19.3.1 LCD ポートコントロールレジスタ (LPCR)

LPCR は、デューティ比の選択、LCD ドライバや端子機能の選択を行います。

ビット	ビット名	初期値	R/W	説 明			
7	DTS1	0	R/W	デューティ比選択 1、0			
6	DTS0	0	R/W	コモン機能選択			
5	CMX	0	R/W	DTS1、DTS0 の組み合わせで、スタティック、1/2~1/4 デューティのいずれかを選択します。また、CMX は、デューティによって使用しないコモン端子をコモンドライブ能力を大きくするために複数の端子から同じ波形を出力するか否かを選択します。 詳細は表 19.2 を参照してください。			
4			W	リザーブビット 0 ライトのみ可能です。			
3	SGS3	0	R/W	セグメントドライバ選択 3~0			
2	SGS2	0	R/W	使用するセグメントドライバを選択します。			
1	SGS1	0	R/W	詳細は表 19.3 を参照してください。			
0	SGS0	0	R/W				

表 19.2 デューティ比、コモン機能の選択

ビット7	ビット6	ビット5	デューティ比	コモンドライバ	補足説明*
DTS1	DTS0	CMX			
0	0	0	スタティック	COM1	COM4、COM3、COM2 端子はオープンと してください。
		1		COM4 ~ COM1	COM4、COM3、COM2 は COM1 と同じ波 形を出力。
	1	0	1/2 デューティ	COM2 ~ COM1	COM4、COM3 端子はオープンとしてください。
		1		COM4 ~ COM1	COM4 は COM3、COM2 は COM1 と 同じ波形を出力。
1	0	0	1/3 デューティ	COM3 ~ COM1	COM4 端子はオープンとしてください。
		1		COM4 ~ COM1	COM4 端子はオープンとしてください。
	1	1	1/4 デューティ	COM4 ~ COM1	

【注】 * SGS3~SGS0 が B'0000 のときは PA0~3/COM1~4 の電源は Vcc レベル、SGS3~SGS0 が B'0000 以外のときは PA0~3/COM1~4 の電源は LCD 駆動電源電圧レベルとなります。

ビット3	ビット2	ビット1	ビット0			SEC	332 ~ SEG	1 端子の機	能		
SGS3	SGS2	SGS1	SGS0	SEG32	SEG28	SEG24	SEG20	SEG16	SEG12	SEG8	SEG4
				~	~	~	~	~	~	~	~
				SEG29	SEG25	SEG21	SEG17	SEG13	SEG9	SEG5	SEG1
0	0	0	0	ポート	ポート	ポート	ポート	ポート	ポート	ポート	ポート
0	0	0	1	ポート	ポート	ポート	ポート	ポート	ポート	ポート	SEG
0	0	1	0	ポート	ポート	ポート	ポート	ポート	ポート	SEG	SEG
0	0	1	1	ポート	ポート	ポート	ポート	ポート	SEG	SEG	SEG
0	1	0	0	ポーポー	ポー	ポート	ポート	SEG	SEG	SEG	SEG
0	1	0	1	ポート	ポート	ポート	SEG	SEG	SEG	SEG	SEG
0	1	1	0	ポート	ポート	SEG	SEG	SEG	SEG	SEG	SEG
0	1	1	1	ポーポー	SEG	SEG	SEG	SEG	SEG	SEG	SEG
1	0	0	0	SEG	SEG	SEG	SEG	SEG	SEG	SEG	SEG
1	0	0	1	SEG	SEG	SEG	SEG	SEG	SEG	SEG	ポート
1	0	1	0	SEG	SEG	SEG	SEG	SEG	SEG	ポート	ポート
1	0	1	1	SEG	SEG	SEG	SEG	SEG	ポート	ポート	ポート
1	1	0	0	SEG	SEG	SEG	SEG	ポート	ポート	ポート	ポート
1	1	0	1	SEG	SEG	SEG	ポート	ポート	ポート	ポート	ポート
1	1	1	0	SEG	SEG	ポート	ポート	ポート	ポート	ポート	ポート
1	1	1	1	SEG	ポート	ポート	ポート	ポート	ポート	ポート	ポート

表 19.3 セグメントドライバの選択

19.3.2 LCD コントロールレジスタ (LCR)

LCR は、LCD 駆動電源の制御、表示データの制御、フレーム周波数の選択を行います。

ビット	ビット名	初期値	R/W	説 明
7		1		リザーブビット
				リードすると常に 1 が読み出されます。ライトは無効です。
6	PSW	0	R/W	LCD 駆動電源制御
				低消費電力モードで LCD 表示を必要としない場合、または外部電源を使用する場合に LCD 駆動電源を OFF にすることができます。ACT ビットを 0 とした場合、またスタンバイモード時には本ビットとは無関係に LCD 駆動電源が OFF になります。 0: LCD 駆動電源 OFF 1: LCD 駆動電源 ON

ビット	ビット名	初期値	R/W	説 明
5	ACT	0	R/W	表示機能開始
				LCD コントローラ / ドライバを使用するかしないかを選択します。本ビットを 0 にクリアすることにより、LCD コントローラ / ドライバは動作を停止します。 また、PSW の値と無関係に LCD 駆動電源が OFF 状態になります。ただし、 レジスタの内容は保持されます。 0:LCD コントローラ / ドライバが停止
				1:LCD コントローラ / ドライバが動作
4	DISP	0	R/W	表示データ制御 DISP は LCD RAM の内容を表示するか LCD RAM の内容に関係なくブランクデータを表示するかを選択します。 0: ブランクデータを表示 1: LCD RAM データを表示
3	CKS3	0	R/W	フレーム周波数選択 3~0
2	CKS2	0	R/W	使用クロックの選択とフレーム周波数の選択を行います。ただし、サブアクテ
1	CKS1	0	R/W	ィブモード、ウォッチモード、サブスリープモードではシステムクロック()
0	CKS0	0	R/W	が停止するので、 /2~ /256 を選択している場合は表示動作を行いません。 これらのモードにおいて LCD 表示を行う場合は、必ず使用クロックとして w、 w/2 または w/4 を選択するようにしてください。詳細は表 19.4 を参照 してください。

表 19.4 フレーム周波数の選択

ビット3	ビット2	ビット1	ビット0		フレーム	.周波数*1
CKS3	CKS2	CKS1	CKS0	使用クロック	=2MHz	=250kHz*3
0	х	0	0	w	128	Hz* ²
0	х	0	1	w/2	64H	·lz*²
0	х	1	х	w/4	321	tz*²
1	0	0	0	/2		244Hz
1	0	0	1	/4	977Hz	122Hz
1	0	1	0	/8	488Hz	61Hz
1	0	1	1	/16	244Hz	30.5Hz
1	1	0	0	/32	122Hz	
1	1	0	1	/64	61Hz	
1	1	1	0	/128	30.5Hz	
1	1	1	1	/256		

【記号説明】x: Don't care

【注】 *1 1/3 デューティ選択時は、フレーム周波数が表で示した値の 4/3 倍となります。

*2 w = 32.768kHz 時のフレーム周波数です。

*3 osc = 2MHz のときのアクティブ (中速 osc/8) モードのフレーム周波数です。

19.3.3 LCD コントロールレジスタ 2 (LCR2)

LCR2 は、A 波形 / B 波形切り替え、3V 定電圧回路の昇圧用クロック選択、LCD 電源分割抵抗の接続制御、3V 定電圧電源の ON/OFF の制御を行います。

ビット	ビット名	初期値	R/W	説明			
7	LCDAB	0	R/W	A 波形/B 波形切り替えの制御			
				LCD の駆動波形を A 波形にするか B 波形にするかを選択します。			
				0:A 波形で駆動			
				1:B 波形で駆動			
6	HCKS	0	R/W	3V 定電圧回路の昇圧用クロック選択			
				3V 定電圧電源回路に使用する昇圧用クロックを選択します。昇圧用クロッ			
				クは LCR の CKS3~CKS0 ビットで選択したクロックを 4 分周または 8 分			
				周します。			
				0: 昇圧用クロックは、LCD 使用クロックの 4 分周			
				1:昇圧用クロックは、LCD 使用クロックの8分周			
5	CHG	0	R/W	LCD 電源分割抵抗の接続制御			
				LCD 電源分割抵抗を LCD 駆動電源から切断するか、接続するかを選択しま			
				す。			
				0:切断			
				1:接続			
4	SUPS	0	R/W	3V 定電圧電源制御			
				低消費電力モード LCD 表示を必要としない場合、または外部電源を使用す			
				る場合に 3V 定電圧電源を OFF にすることができます。スタンバイモード			
				のとき、または BGRMR の BGRSTPN ビットを 0 にクリアすると、このビ			
				ットとは無関係に 3V 定電圧電源が OFF になります。			
				0:3V 定電圧電源 OFF			
				1:3V 定電圧電源 ON			
3~0			w	リザーブビット			
				0 ライトのみ可能です。			



19.3.4 LCD トリミングレジスタ (LTRMR)

LTRMR は LCD 駆動電源に使用する 3V 定電圧の調整と、3V 定電圧電源回路出力電圧の調整をトリミングします。

ビット	ビット名	初期値	R/W	説 明					
7	TRM3	0	R/W	3V 定電圧電源回路出力電圧調整*					
6	TRM2	0	R/W	3V 定電圧を生成するための基準電圧を調整することにより、LCD 駆動電源					
5	TRM1	0	R/W	を 3V に調整できます。 V1 端子の電圧が 3V になるように本レジスタを設					
4	TRM0	0	R/W	定してください。					
				0000 : ± 0V 1000 : + 0.48V					
				0001 : - 0.06V					
				0010 : - 0.12V					
				0011 : - 0.15V					
				0100 : - 0.21V					
				0101 : - 0.24V					
				0110 : - 0.30V					
				0111 : - 0.33V					
3		1		リザーブビット					
				リードすると常に 1 が読み出されます。ライトは無効です。					
2	CTRM2	0	R/W	3V 定電圧電源の電圧可変調節*					
1	CTRM1	0	R/W	TRM で調整された LCD 駆動電源をさらに調整することができます。					
0	CTRM0	0	R/W	LCD を使用するときの温度状況などにより、LCD パネルが正常に表示され					
				ない場合にこのビットを設定し、調整してください。					
				000: ±0V					
				001: +0.09V					
				010: +0.18V					
				011 : +0.27V					
				100 : - 0.36V					
				101 : - 0.27V					
				110 : - 0.18V					
				111 : - 0.09V					

【注】 LCD トリミングレジスタ (LTRMR) の設定方法

V1 の初期状態電圧:A

LTRMR レジスタ TRM3~0:B

CTRM2 ~ 0 : C

と定義した場合、トリミング後の電圧の目安は下記式となります。

V1 電圧 = A+B+C

V2 電圧 = (A+B+C) × 2/3

V3 電圧 = (A+B+C) / 3

A の電圧をモニタ後、V1 電圧が 3V になるよう、B、C を設定してください。

* この値は近似値であり、電圧値を保証するものではありません。目安として使用してください。





19.3.5 BGR コントロールレジスタ (BGRMR)

BGRMR は、3V 定電圧電源の基準電圧を生成するためのバンドギャップリファレンス回路 (BGR)の動作 / 停止の制御、基準電圧の微調整を行います。

ビット	ビット名	初期値	R/W	説 明
7	BGRSTPN	0	R/W	バンドギャップリファレンス回路制御
				バンドギャップリファレンス回路の動作 / 停止の制御を行います。
				0:バンドギャップリファレンス回路が停止
				1:バンドギャップリファレンス回路が動作
6~3	-	すべて 1	-	リザーブビット
				リードすると常に 1 が読み出されます。ライトは無効です。
2~0	-	すべて 0	R/W	リザーブビット
				リードすると常に 0 が読み出されます。
				ライトするときは必ず0を書き込んでください。

19.4 動作説明

19.4.1 LCD 表示までのセッティング

LCD 表示を行うにはハードウェア、ソフトウェアのそれぞれについて以下のことを決定しておく必要があります。

(1) ハードウェアのセッティング

(a) 1/2 デューティ使用

1/2 デューティで使用する際は V2、V3 端子を接続してください(図 19.2 参照)。





図 19.2 1/2 デューティ時の LCD 駆動電源の処理

(b) 大パネル表示

内蔵の電源分割抵抗はインピーダンスが大きいので、内蔵分割抵抗と LCD 電源電圧から算出される電流値以上を必要とするパネルの駆動には適さないことがあります。大きなパネルを使用し表示が不鮮明になるときは「19.4.5 LCD 駆動電源の強化と微調整」を参照してください。また、スタティック、1/2 デューティを選択した場合、コモン出力の駆動能力を強化することができます。デューティ比の選択時に CMX を 1 にしてください。このモードではスタティック時に COM4 ~ COM1 端子が同じ波形となり、1/2 デューティ時は COM2、COM1 端子から COM1 波形が、COM4、COM3 端子からは COM2 波形が出力されます。

(c) LCD 駆動電源の設定

本 LSI は LCD 駆動電源として内蔵の電源回路を使用する方法と、外部電源回路を使用する方法があります。 LCD 駆動電源として外部電源回路を使用する場合は、VI 端子に外部電源を接続してください。





(2) ソフトウェアのセッティング

(a) デューティの選択

デューティは、DTS1、DTS0 によりスタティック、1/2 デューティ、1/3 デューティ、1/4 デューティから選択できます。

(b) セグメントドライバの選択

SGS3~SGS0により、使用するセグメントドライバを選択できます。

(c) フレーム周波数の選択

CKS3~CKS0 を設定することでフレーム周波数を選択することができます。フレーム周波数は LCD パネルの指定にしたがって選択してください。 ウォッチモード、サブアクティブモード、サブスリープモード時のクロックの選択方法は「19.4.4 低消費電力モード時の動作」を参照してください。

(d) A波形、B波形の選択

LCDAB により、使用する LCD 波形を A 波形か B 波形のどちらかを選択できます。

(e) LCD 駆動電源の選択

外部電源回路を使用する場合には PSW で LCD 駆動電源を OFF 状態にしてください。



19.4.2 LCD RAM と表示の関係

LCD RAM と表示セグメントの関係は、デューティ比によって異なります。それぞれのデューティ比に対応したLCD RAM のマップを図 19.3~図 19.6 に示します。

表示に必要なレジスタ群を設定した後、デューティに対応する部分に通常の RAM と同様な命令によってデータを書き込み、表示を ON すれば自動的に表示を開始します。RAM 設定にはワード / バイトアクセス命令が使用できます。




図 19.3 LCD RAM マップ (1/4 デューティ)




図 19.4 LCD RAM マップ (1/3 デューティ)




図 19.5 LCD RAM マップ (1/2 デューティ)




図 19.6 LCD RAM マップ (スタティック)

図 19.7 に各デューティでの出力波形 (A波形)を示します。




図 19.7 各デューティでの出力波形 (A波形)




図 19.8 に各デューティでの出力波形 (B波形)を示します。

M:LCD交流化信号

図 19.8 各デューティでの出力波形 (B波形)

表 19.5 に出力レベルの関係を示します。

データ 1 1 М 0 1 0 1 スタティック コモン出力 V1 VSS V1 VSS セグメント出力 V1 VSS VSS V1 1/2 デューティ コモン出力 V2、V3 VSS V2、V3 V1 セグメント出力 V1 VSS VSS V1 1/3 デューティ コモン出力 V3 V2 V1 VSS セグメント出力 V2 V3 VSS V1 1/4 デューティ VSS コモン出力 V3 V2 V1 セグメント出力 V2 VSS V1 V3

表 19.5 出力レベルの関係

M:LCD 交流化信号

19.4.3 3V 定電圧電源回路

本 LSI は、バンドギャップリファレンス回路(BGR)および3倍昇圧回路等で構成される3V定電圧電源回路を内蔵しており、Vcc電圧とは無関係に3Vの定電圧をLCDドライバ用の駆動電源に使用することができます。

昇圧回路を動作させる前に、LCD コントローラ / ドライバを動作させ、デューティ比の選択、LCD ドライバも しくは I/O の端子機能の選択、表示データ、フレーム周波数選択等の設定を行い、C1 端子と C2 端子の間には 0.1 μ F の容量を接続し、 $V1\sim V3$ 端子それぞれに 0.1 μ F の容量を接続してください(図 19.9 参照)。

この設定の後、まず BGR コントロールレジスタ(BGRMR)の BGRSTPN ビットを 1 にセットすることにより、 バンドギャップリファレンス回路が動作し、V3 端子に 1V の定電圧 (V_{LCDS}) が発生します。 さらに LCD コントロールレジスタ 2 (LCR2) の昇圧回路用クロックを選択し、SUPS を 1 にセットすることにより、3 倍昇圧回路が動作し、V2 端子に V_{LCDS} の 2 倍の定電圧 2V が発生し、V1 端子に V_{LCDS} の 3 倍の定電圧 3V が発生します。

- 【注】 1. 大きなパネルを駆動する場合、電源容量が不足する場合があります。この場合には、Vcc を電源とするか、外部電源回路を使用してください。
 - 2. C1 端子、C2 端子に接続する容量は、電解コンデンサのような極性があるものは使用しないでください。
 - 3. 3V 定電圧電源回路は PSW ビットに関係なく SUPS ビットにより ON します。
 - 4. 初期状態での昇圧回路出力電圧は製造バラツキにより個々のデバイスで異なっています。必ず個々のデバイスごとに LCD トリミングレジスタ (LTRME)を設定し調整してください。




図 19.9 3V 定電圧電源回路使用時の接続方法

19.4.4 低消費電力モード時の動作

本 LSI は低消費電力モード時でも、LCD コントローラ / ドライバを動作させることができます。低消費電力モード時の LCD コントローラ / ドライバの動作状態を表 19.6 に示します。

サブアクティブモード / ウォッチモード / サブスリープモードではシステムクロック発振器が停止するので、CKS3~CKS0で w、 w/2 または w/4 を選択していないとクロックが供給されず、表示が停止します。また、サブクロックは、SUB32K コントロールレジスタ (SUB32CR) の 32KSTOP ビットの設定により、ON/OFF 制御が可能であり、OFF 設定のときは表示が停止します。この場合 LCD パネルには直流電圧がかかる可能性がありますので必ずサブクロックを ON 設定にし、 w、 w/2 または w/4 を選択するようにしてください。

アクティブ(中速)モードではシステムクロックが切り替わるので、フレーム周波数が変化しないように CKS3 ~ CKS0 を変更する必要があります。

モード		リセット	アクティブ	スリープ	ウォッチ	サブ アクティブ	サブ スリープ	スタンバイ	モジュール スタンバイ
クロック		動作	動作	動作	停止	停止	停止	停止	停止*⁴
	w	動作	動作	動作	動作*5	動作*5	動作*5	停止*1	停止*⁴
表示	ACT = 0	停止	停止	停止	停止	停止	停止	停止*2	停止
動作	ACT = 1	停止	表示	表示	表示*3*5	表示*3*5	表示*3*5	停止*²	停止

表 19.6 低消費電力モードと表示動作の関係

- 【注】 *1 サブクロック発振器は停止しませんがクロックの供給は停止します。
 - *2 PSW ビットに関係なく LCD 駆動電源を OFF します。
 - *3 使用クロックに w、 w/2 または w/4 を選択していないと表示動作を行いません。
 - *4 LCD に供給されるクロックは停止します。
 - *5 SUB32CR の 32KSTOP ビットを 1 にセットすると、サブクロック w は停止し、表示動作が停止します。

19.4.5 LCD 駆動電源の強化と微調整

内蔵の電源容量ではLCDパネルへの駆動能力が不十分な場合、電源のインピーダンスを下げることが必要です。この対策として、図 19.10 に示すように $V1 \sim V3$ 端子に $0.1 \sim 0.3$ μ F 程度のバイパスコンデンサを接続する方法や、新たに分割抵抗を外部に設ける方法があります。

また、V1 端子の電圧は Vcc - V1 間に可変抵抗(VR)を接続して微調整することができます。




図 19.10 外部分割抵抗の接続方法

19.5 使用上の注意事項

19.5.1 LCD コントローラ / ドライバ未使用時の端子処理について

(1) V1~V3

GND に接地してください。ただしこの場合、LCR2 の CHG を初期値 0 から変更しないでください (分割抵抗を切り離したままの状態としてください)。

(2) C1, C2

オープンにしてください。

19.5.2 3V 定電圧回路未使用時の端子処理について

C1、C2 はオープンにしてください。

20. I²C バスインタフェース 2 (IIC2)

I'C バスインタフェース 2 は、フィリップス社が提唱する I'C バス (Inter IC Bus) インタフェース方式に準拠しており、サブセット機能を備えています。ただし I'C バスを制御するレジスタの構成が一部フィリップス社と異なります。I'C バスインタフェース 2 のブロック図を図 20.1 に、入出力端子の外部回路接続例を図 20.2 に示します。

20.1 特長

- I²Cバスフォーマットまたはクロック同期式シリアルフォーマットを選択可能
- 連続送信/受信可能シフトレジスタ、送信データレジスタ、受信データレジスタがそれぞれ独立しているため、連続送信/受信
- モジュールスタンパイモードにより、未使用時はモジュール単体でスタンパイモードに設定可能になります。 (詳細は、「6.4 モジュールスタンパイ機能」を参照してください。)

I2C バスフォーマット

- マスタモードでは開始条件、停止条件の自動生成
- 受信時、アクノリッジの出力レベルを選択可能
- 送信時、アクノリッジビットを自動ロード
- ビット同期/ウェイト機能内蔵

マスタモードではビットごとにSCLの状態をモニタして自動的に同期を取ります。転送準備ができていない 場合には、SCLをLowレベルにして待機させます。

割り込み要因:6種類

送信データエンプティ(スレーブアドレス一致時を含む)、送信終了、受信データフル(スレーブアドレス 一致時を含む)、アービトレーションロスト、NACK検出、停止条件検出

• バスを直接駆動可能

SCL、SDAの2端子は通常時(ポート/シリアル選択時)はCMOS端子、バス駆動機能選択時はNMOSのみで出力

クロック同期シリアルフォーマット

• 割り込み要因:4種類

送信データエンプティ、送信終了、受信データフル、オーバランエラー




図 20.1 PC バスインタフェース 2 のブロック図




図 20.2 入出力端子の外部回路接続例

20.2 入出力端子

I²C バスインタフェース 2 で使用する端子構成を表 20.1 に示します。

名称 入出力 記号 I²C シリアルクロック入出力端子 シリアルクロック端子 入出力 SCL シリアルデータ端子 入出力 I²C シリアルデータ入出力端子 SDA

RENESAS

表 20.1 端子構成

20.3 レジスタの説明

I'C バスインタフェース 2 には以下のレジスタがあります。

- I²Cバスコントロールレジスタ1 (ICCR1)
- I²Cバスコントロールレジスタ2 (ICCR2)
- I²Cバスモードレジスタ (ICMR)
- I°Cバス割り込み許可レジスタ (ICIER)
- I²Cバスステータスレジスタ (ICSR)
- スレーブアドレスレジスタ (SAR)
- I²Cバス送信データレジスタ (ICDRT)
- I²Cバス受信データレジスタ (ICDRR)
- I²Cバスシフトレジスタ (ICDRS)

20.3.1 I²C バスコントロールレジスタ 1 (ICCR1)

ICCR1 は I^2 C バスインタフェース 2 の動作 / 停止、送信 / 受信制御、マスタモード / スレーブモード、送信 / 受信、マスタモード転送クロック周波数の選択を行います。

ビット	ビット名	初期値	R/W	説 明		
7	ICE	0	R/W	I ² C バスインタフェース 2 イネーブル		
				0:本モジュールは機能停止状態(SCL/SDA 端子はポート / シリアル機能)		
				1:本モジュールは転送動作可能状態(SCL/SDA はバス駆動状態)		
6	RCVD	0	R/W	受信ディスエーブル		
				TRS=0の状態でICDRRをリードしたときに次の動作の継続/禁止を設定しま		
				す。		
				0:次の受信動作を継続		
				1:次の受信動作を禁止		
5	MST	0	R/W	マスタ/スレーブ選択		
4	TRS	0	R/W	送信 / 受信選択		
				ピC バスフォーマットのマスタモードでバス競合負けをすると、MST、TRS と		
				もにハードウェアによってリセットされてスレープ受信モードに変わります。		
				なお TRS の変更は転送フレーム間で行ってください。また、スレープ受信モー		
				ドで開始条件後の 7 ビットが SAR に設定したスレーブアドレスと一致し、8 ビ		
				ット目が1の場合、TRS が自動的に1にセットされます。クロック同期式シリ		
				アルフォーマットのマスタ受信モードでオーバランエラーが発生した場合、		
				│ MST は 0 にクリアされ、スレーブ受信モードに変わります。 │		
				MST と TRS との組み合わせにより、以下の動作モードになります。またクロ		
				ック同期シリアルフォーマットを選択した場合、MST=1のとき、クロック出		
				力となります。		
				00:スレープ受信モード		
				01:スレーブ送信モード		
				10:マスタ受信モード		
				11:マスタ送信モード		
3	CKS3	0	R/W	転送クロック選択 3~0		
2	CKS2	0	R/W	マスタモードのとき、必要な転送レート(表 20.2 参照)に合わせて設定してく		
1	CKS1	0	R/W	ださい。スレーブモードでは送信モード時のデータセットアップ時間の確保に		
0	CKS0	0	R/W	使用されます。この時間は、CKS3 = 0 のとき 10tcyc、CKS3 = 1 のとき 20tcyc		
				となります。		

ビット3	ビット2	ビット1	ビット0	クロック		転送レート	
CKS3	CKS2	CKS1	CKS0		= 2MHz	= 5MHz	= 10MHz
0	0	0	0	/28	71.4kHz	179kHz	357kHz
			1	/40	50.0kHz	125kHz	250kHz
		1	0	/48	41.7kHz	104kHz	208kHz
			1	/64	31.3kHz	78.1kHz	156kHz
	1	0	0	/80	25.0kHz	62.5kHz	125kHz
			1	/100	20.0kHz	50.0kHz	100kHz
		1	0	/112	17.9kHz	44.6kHz	89.3kHz
			1	/128	15.6kHz	39.1kHz	78.1kHz
1	0	0	0	/56	35.7kHz	89.3kHz	179kHz
			1	/80	25.0kHz	62.5kHz	125kHz
		1	0	/96	20.8kHz	52.1kHz	104kHz
			1	/128	15.6kHz	39.1kHz	78.1kHz
	1	0	0	/160	12.5kHz	31.3kHz	62.5kHz
			1	/200	10.0kHz	25.0kHz	50.0kHz
		1	0	/224	8.9kHz	22.3kHz	44.6kHz
			1	/256	7.8kHz	19.5kHz	39.1kHz

表 20.2 転送レート

20.3.2 I²C バスコントロールレジスタ 2 (ICCR2)

ICCR2 は開始 / 停止条件発行、SDA 端子の操作、SCL 端子のモニタ、 ${
m I}^2{
m C}$ バスインタフェース 2 のコントロール部のリセットを制御します。

ビット	ビット名	初期値	R/W	説 明
7	BBSY	0	R/W	バスピジー
				IC バスの占有 / 開放状態を示すフラグ機能とマスタモードの開始 / 停止条件発行機能の2つがあります。クロック同期シリアルフォーマットの場合、本ビットは意味を持ちません。IC バスフォーマットの場合、SCL = High レベルの状態で SDA が High レベルから Low レベルに変化すると、開始条件が発行されたと認識して1にセットされます。SCL = High レベルの状態で SDA が Low レベルから High レベルに変化すると、停止条件が発行されたと認識して0にクリアされます。開始条件を発行する場合は BBSY に1、SCPに0をライトします。開始条件再送時も同様に行います。停止条件の発行は BBSYに0、SCPに0をライトすることで行います。なお開始条件 / 停止条件の発行は、MOV命令を用いてください。

ビット	ビット名	初期値	R/W	説 明		
6	SCP	1	R/W	開始 / 停止条件発行禁止ビット		
				SCP ビットはマスタモードで開始条件 / 停止条件の発行を制御します。開始条件を発行する場合、BBSY に 1、SCP に 0 をライトします。開始条件の再送信時も同様に行います。停止条件の発行は BBSY に 0、SCP に 0 をライトすることで行います。本ビットはリードすると常に 1 が読み出されます。1 をライトしてもデータは格納されません。		
5	SDAO	1	R/W	SDA 出力値制御		
				SDAO は SDA の出力レベルを変更する場合に、ビット 4 の SDAOP と組み合わせて使用します。なお本ビットの操作は転送中に行わないでください。 0: リード時、SDA 端子出力が Low レベル : ライト時、SDA 端子出力を Low レベルに変更 1: リード時、SDA 端子出力が High レベル : ライト時、SDA 端子出力が High レベル High レベル出力)		
4	SDAOP	1	R/W	SDAO ライトプロテクト		
				SDAO ビット書き換えによる SDA 端子の出力レベルの変更を制御します。出力レベルを変更する場合には SDAO に 0 かつ SDAOP に 0、または SDAO に 1 かつ SDAOP に 0を MOV 命令で行います。本ビットはリードすると常に 1 が読み出されます。		
3	SCLO	1	R	SCLO は SCL の出力レベルをモニタします。リード時に SCLO が 1 の場合 SCL 端子出力は High レベル、SCLO が 0 の場合 SCL 端子出力は Low レベルとなり ます。		
2	-	1	-	リザーブビット リードすると常に 1 が読み出されます。		
1	IICRST	0	R/W	IIC コントロール部リセット		
	IIONOI	U	I I I / VV	IIC コフトロール部りセット IICRST は I'C のレジスタを除くコントロール部をリセットします。 I'C の動作中に通信不具合等によりハングアップした時、IICRST ビットを 1 にセットするとポートの設定、レジスタの初期化をせずに I'C のコントロール部をリセットすることができます。		
0	-	1	-	リザーブビット リードすると常に 1 が読み出されます。		

ICMR は MSB ファースト / LSB ファーストの選択、マスタモードウェイトの制御、転送ビット数の選択を行います。

ビット	ビット名	初期値	R/W	説 明			
7	MLS	0	R/W	MSB ファースト / LSB ファースト選択			
				0: MSB ファースト			
				1:LSBファースト			
				ピC バスフォーマットで使用するときは 0 に設定してください。			
6	WAIT	0	R/W	ウェイト挿入ビット			
				WAIT は I ^o C バスフォーマットでマスタモード時に、アクノリッジを除いたデータ転送後にウェイト状態にするかどうかを設定します。WAIT に 1 を設定した場合、データの最終ビットのクロックが立下がった後、2 転送クロック分 Low期間を延ばします。WAIT が 0 の場合ウェイトは挿入されず、データとアクノリッジを連続して転送します。			
				なお I [°] C バスフォーマットのスレーブモードおよびクロック同期シリアルフォーマットの場合、本ビットの設定値は無効です。			
5	-	1	-	リザーブビット			
4	-	1	-	リードすると常に 1 が読み出されます。			
3	BCWP	1	R/W	BC ライトプロテクト			
				BC2~BC0 の書き込みを制御します。BC2~BC0 を書きかえる場合は、本ビットを 0 にして MOV 命令で行います。なおクロック同期シリアルモードでは BC の書き換えは行わないでください。 0:ライト時、BC2~BC0 の値を設定 1:リード時、常に 1 をリード ライト時、BC2~BC0 設定値は無効			

ビット	ビット名	初期値	R/W	説 明			
2	BC2	0	R/W	ビットカウンタ2~0			
1	BC1	0	R/W	次に転送するデータのビット数を指定します。リードすると残りの転送ビット			
0	BC0	0	R/W	数を知ることができます。『C バスフォーマットでは、データにアクノリッジ 1 ビットが加算されて転送されます。設定は転送フレーム間で行ってください。また、000 以外の値を設定する場合は、SCL が Low 状態で行ってください。これらのビットはアクノリッジを含むデータ転送終了後、自動的に 000 に戻ります。クロック同期式シリアルフォーマットを選択した場合は書き換えないでください。			
				ぱC バスフォーマット クロック同期式シリアルフォーマット			
				000:9ビット 000:8ビット			
				001:2ビット 001:1ビット			
				010:3ビット 010:2ビット			
				011:4 ピット 011:3 ピット			
				100:5 ビット 100:4 ビット			
				101:6ビット 101:5ビット			
				110:7ビット 110:6ビット			
				111:8ビット 111:7ビット			

20.3.4 I²C バス割り込み許可レジスタ (ICIER)

ICIER は各種割り込み要因の許可、アクノリッジの有効 / 無効の選択、送信アクノリッジの設定および受信アクノリッジの確認を行います。

ビット	ビット名	初期値	R/W	説 明	
7	TIE	0	R/W	トランスミットインタラプトイネーブル	
				ICSR の TDRE がセットされたとき、送信データエンプティ割り込み (TXI) を 許可 / 禁止します。	
				0:送信データエンプティ割り込み要求(TXI)の禁止	
				1:送信データエンプティ割り込み要求(TXI)の許可	
6	TEIE	0	R/W	トランスミットエンドインタラプトイネーブル	
				TEIE は、ICSR の TDRE が 1 の状態で 9 クロック目が立上がったとき、送信終了割り込み(TEI)の許可 / 禁止を選択します。 なお TEI は、TEND を 0 にクリアするか、TEIE を 0 にクリアすることで解除できます。	
				0:送信終了割り込み要求(TEI)の禁止	
				1:送信終了割り込み要求(TEI)の許可	

ビット	ビット名	初期値	R/W	説 明	
5	RIE	0	R/W	レシーブインタラプトイネーブル	
				RIE は受信データが ICDRS から ICDRR に転送され、ICSR の RDRF が 1 にセットされたとき、受信データフル割り込み要求 (RXI)の許可 / 禁止、およびクロック同期フォーマット時のオーバランエラー割り込み要求 (ERI)の禁止 / 許可を選択します。なお RXI は、RDRF を 0 にクリアするか、または RIE を 0 にクリアすることで解除できます。 0:受信データフル割り込み要求 (RXI)、およびクロック同期フォーマット時のオーバランエラー割り込み要求 (ERI)の禁止 1:受信データフル割り込み要求 (RXI)、およびクロック同期フォーマット	
				時のオーバランエラー割り込み要求(ERI)の許可	
4	NAKIE	0	R/W	NACK 受信インタラプトイネーブル NAKIE は、ICSR の NACKF および AL がセットされたとき、NACK 受信割り込み要求(NAKI)、およびクロック同期フォーマット時のオーバランエラー(ICSR の OVE セット)割り込み要求(ERI)の許可 / 禁止を選択します。なお NAKI は、NACKF または OVE を 0 にクリアするか、または NAKIE を 0 にクリアすることで解除できます。 0: NACK 受信割り込み要求(NAKI)の禁止 1: NACK 受信割り込み要求(NAKI)の許可	
3	STIE	0	R/W	停止条件検出者り込み要求 (STPI) の禁止 1:停止条件検出割り込み要求 (STPI) の許可	
2	ACKE	0	R/W	アクノリッジビット判定選択 0: 受信アクノリッジの内容を無視して連続的に転送を行う。 1: 受信アクノリッジが1の場合、転送を中断する。	
1	ACKBR	0	R	受信アクノリッジ 送信モード時、受信デバイスから受け取ったアクノリッジピットの内容を格納しておくピットです。ライトは無効です。 0:受信アクノリッジ=0 1:受信アクノリッジ=1	
0	ACKBT	0	R/W	送信アクノリッジ 受信モード時、アクノリッジのタイミングで送出するビットを設定します。 0:アクノリッジのタイミングで0を送出 1:アクノリッジのタイミングで1を送出	

ICSR は各種割り込み要求フラグおよびステータスの確認を行います。

ビット	ビット名	初期値	R/W	説 明			
7	TDRE	0	R/W	トランスミットデータエンプティ			
				[セット条件]			
				• ICDRT から ICDRS にデータ転送が行われ、ICDRT がエンプティになったと			
				a			
				• TRS をセットしたとき			
				• 開始条件(再送含む)を発行したとき			
				スレーブモードで受信モードから送信モードになったとき			
				[クリア条件]			
				● 1 の状態をリードした後、0 をライトしたとき			
				● 命令で ICDRT ヘデータをライトしたとき			
6	TEND	0	R/W	トランスミットエンド			
				[セット条件]			
				● I°C バスフォーマットの場合、TDRE が 1 の状態で SCL の 9 クロック目が立			
				上がったとき			
				• クロック同期シリアルフォーマットの場合、送信フレームの最終ビットを送			
				出したとき			
				[クリア条件]			
				● 1 の状態をリードした後、0 をライトしたとき			
				• 命令で ICDRT ヘデータをライトしたとき			
5	RDRF	0	R/W	レシーブデータレジスタフル			
				[セット条件]			
				● ICDRS から ICDRR に受信データが転送されたとき			
				[クリア条件]			
				● 1 の状態をリードした後、0 をライトしたとき			
				● 命令で ICDRR をリードしたとき			
4	NACKF	0	R/W	ノーアクノリッジ検出フラグ			
				[セット条件]			
				• ICIER の ACKE = 1 の状態で、送信時、受信デバイスからアクノリッジがなか			
				ったとき			
				[クリア条件]			
				● 1 の状態をリードした後、0 をライトしたとき			

ビット	ビット名	初期値	R/W	説 明			
3	STOP	0	R/W	停止条件検出フラグ			
				[セット条件]			
				• マスタモード時、フレームの転送の完了後に停止条件を検出したとき			
				スレーブモード時、ゼネラルコール後、および開始条件検出後の第1バイトのスレーブアドレスと SAR に設定したアドレスが一致した後、停止条件を検出したとき			
				[クリア条件]			
				● 1 の状態をリードした後、0 をライトしたとき			
2	AL/OVE	0	R/W	アービトレーションロストフラグ / オーバランエラーフラグ			
				AL/OVE は、I [°] C バスフォーマットの場合、マスタモード時にバス競合負けをしたことを示します。またクロック同期フォーマットの場合、RDRF = 1 の状態で最終ビットを受信したことを示します。			
				複数のマスタがほぼ同時にバスを占有しようとしたときに PC バスインタフェース 2 は SDA をモニタし、自分が出したデータと異なった場合、AL フラグを 1 にセットしてバスが他のマスタによって占有されたことを示します。			
				[セット条件] • マスタ送信モードの場合、SCL の立ち上がりで内部 SDA と SDA 端子のレベ ルが不一致のとき			
				• マスタモードの場合、開始条件検出時、SDA 端子が High レベルのとき			
				● クロック同期フォーマットの場合、RDRF = 1 の状態で最終ビットを受信した とき			
				[クリア条件]			
				● 1 の状態をリードした後、0 をライトしたとき			
1	AAS	0	R/W	スレープアドレス認識フラグ			
				スレーブ受信モードで開始条件直後の第一フレームが SAR の SVA6~SVA0 と 一致した場合にセットされます。			
				「セット条件]			
				◆ スレーブ受信モードでスレーブアドレスを検出したとき			
				スレーブ受信モードでゼネラルコールアドレスを検出したとき [クリア条件]			
				● 1 の状態をリードした後、0 をライトしたとき			
0	ADZ	0	R/W	ゼネラルコールアドレス認識フラグ			
				I°C バスフォーマットのスレーブ受信モードのとき有効			
				[セット条件]			
				• スレーブ受信モードかつゼネラルコールアドレスを検出したとき			
				[クリア条件]			
				● 1 の状態をリードした後、0 をライトしたとき			

20.3.6 スレーブアドレスレジスタ(SAR)

SAR はフォーマットの選択、スレーブアドレスを設定します。 I²C バスフォーマットでスレーブモードの場合、 開始条件後に送られてくる第 1 フレームの上位 7 ビットと SAR の上位 7 ビットが一致したとき、スレーブデバイ スとして動作します。

ビット	ビット名	初期値	R/W	説 明	
7 ~ 1	SVA6~0	すべて 0	R/W	スレープアドレス 6~0	
				ぱC バスにつながる他のスレーブと異なるユニークなアドレスを設定します。	
0	FS	0	R/W	フォーマットセレクト	
				0: l [°] C バスフォーマット選択	
				1:クロック同期シリアルフォーマット選択	

20.3.7 ピンパス送信データレジスタ (ICDRT)

ICDRT は、送信データを格納する 8 ビットのリード / ライト可能なレジスタで、シフトレジスタ (ICDRS)の空きを検出すると ICDRT に書き込まれた送信データを ICDRS に転送し、データ送信を開始します。 ICDRS のデータ送信中に、次に送信するデータを ICDRT にライトしておくと、連続送信が可能です。 なお、ICMR の MLS ビットを 1 に設定した場合、ICDRT に書き込んだ後、リードすると MSB/LSB 反転したデータが読み出されます。 ICDRT の初期値は HFFです。

20.3.8 ピンパス受信データレジスタ (ICDRR)

ICDRR は、受信データを格納する 8 ビットのレジスタです。1 バイトのデータの受信が終了すると、受信したデータを ICDRS から ICDRR へ転送し、次のデータを受信可能にします。なお ICDRR は受信専用レジスタですので、CPU からライトできません。ICDRR の初期値は H'FF です。

20.3.9 ピンパスシフトレジスタ (ICDRS)

ICDRS は、データを送信 / 受信するためのレジスタです。送信時は ICDRT から送信データが ICDRS に転送され、データが SDA 端子から送出されます。受信時は 1 バイトのデータの受信が終了すると、データが ICDRS から ICDRR へ転送されます。なお本レジスタは CPU から直接リードできません。

20.4 動作説明

m PC バスインタフェース m 2 には、SAR の FS の設定により、m PC バスモードとクロック同期式シリアルモードで通信することができます。

20.4.1 ピンバスフォーマット

『℃ バスフォーマットを図 20.3 に、『℃ バスのタイミングを図 20.4 に示します。開始条件に続く第1フレームは必ず8 ビット構成となります。




図 20.3 I2C バスフォーマット




図 20.4 I²C バスタイミング

記号の説明

S:開始条件。マスタデバイスが SCL = High レベルの状態で SDA を High レベルから Low レベルに変化させます。

SLA : スレーブアドレス

RW : 送受信の方向を示します。1 のときスレーブデバイスからマスタデバイスへ、0 のときマスタデバイスからスレー

ブデバイスヘデータを送信します。

A : アクノリッジ。受信デバイスが SDA を Low レベルにします。


DATA : 送受信データ

P: 停止条件。マスタデバイスが SCL = High レベルの状態で SDA を Low レベルから High レベルに変化させます。

20.4.2 マスタ送信動作

マスタ送信モードでは、マスタデバイスが送信クロックと送信データを出力し、スレープデバイスがアクノリッジを返します。マスタ送信モードの動作タイミングについては図 20.5 と図 20.6 を参照してください。以下にマスタ送信モードの送信手順と動作を示します。

- 1. ICCR1のICEビットを1に設定します。またICMRのMLS、WAIT、ICCR1のCKS3~CKS0等を設定します(初期設定)。
- ICCR2のBBSYフラグをリードしてバスが開放状態であることを確認後、ICCR1のMST、TRSをマスタ送信モードに設定します。その後、BBSY=1とSCP=0をMOV命令でライトします(開始条件発行)。これにより開始条件を生成します。
- 3. ICSRのTDREがセットされたことを認識した後、ICDRTに送信データ(1バイト目はスレープアドレスとR/W を示すデータ)をライトします。このときTDREは自動的に0にクリアされ、ICDRTからICDRSにデータが転送されて、再びTDREがセットされます。
- 4. TDREがセットされた状態で1バイト送信が完了し、送信クロックの9クロック目の立ち上がりでICSRのTENDがセットされます。ICIERのACKBRをリードし、スレーブデバイスが選択されたことを認識した後、2バイト目のデータをICDRTにライトします。ACKBRが1のときはスレーブデバイスが認識されていないため、停止条件を発行します。停止条件の発行はBBSY = 0とSCP = 0を、MOV命令でライトすることにより行います。なおデータの準備ができるまで、または停止条件を発行するまではSCLがLowレベルに固定されます。
- 5. 2バイト目以降の送信データは、TDREがセットされるたびにICDRTにデータをライトします。
- 6. 送信するバイト数をICDRTにライトしたら、その後はTDREがセットされた状態でTENDがセット(最終バイト送出完了)されるまで待ちます。または、ICIERのACKEをセットした状態で受信デバイスからのNACK (ICSRのNACKF=1)を待ちます。その後、停止条件を発行してTEND、あるいはNACKFをクリアします。
- 7. ICSRのSTOPがセットされたらスレーブ受信モードに戻します。








図 20.5 マスタ送信モード動作タイミング(1)




図 20.6 マスタ送信モード動作タイミング(2)

20.4.3 マスタ受信動作

マスタ受信モードでは、マスタデバイスが受信クロックを出力し、スレーブデバイスからデータを受信してアクノリッジを返します。マスタ受信モードの動作タイミングについては図 20.7 と図 20.8 を参照してください。 以下にマスタ受信モードの受信手順と動作を示します。

- 1. ICSRのTENDをクリア後、ICCR1のTRSをクリアしてマスタ送信モードからマスタ受信モードに切り替えます。その後、TDREをクリアしICIERのACKBTを設定します。
- 2. ICDRRをダミーリードすると受信を開始し、内部クロックに同期して受信クロックを出力し、データを受信します。マスタデバイスは受信クロックの9クロック目にICIERのACKBTに設定したレベルをSDAに出力します。
- 3. 1フレームのデータ受信が終了し、受信クロックの9クロック目の立ち上がりでICSRのRDRFがセットされます。このとき、ICDRRをリードすることにより、受信したデータを読み出すことができ、同時にRDRFはクリアされます。
- 4. RDRFがセットされるたびにICDRRをリードすることにより、連続的に受信できます。なお別処理でRDRFがセットされた状態でICDRRのリードが遅れて8クロック目が立下がった場合、ICDRRをリードするまでSCLがLowレベルに固定されます。
- 5. 次の受信が最終フレームの場合、ICDRRをリードする前にICIERのACKBTとICCR1のRCVDをセットします。 これにより次の受信後、停止条件発行可能状態になります。
- 6. 受信クロックの9クロック目の立ち上がりでRDRFがセットされたらICSRのSTOPをクリアして、停止条件を発行します。
- 7. ICSRのSTOPがセットされたらICDRRをリードします。その後、RCVDをクリアします。
- 8. ICCRのMSTをクリアして、スレーブ受信モードに戻します。






図 20.7 マスタ受信モード動作タイミング(1)




図 20.8 マスタ受信モード動作タイミング(2)

20.4.4 スレーブ送信動作

スレーブ送信モードでは、スレーブデバイスが送信データを出力し、マスタデバイスが受信クロックを出力してアクノリッジを返します。スレーブ送信モードの動作タイミングについては図 20.9 と図 20.10 を参照してください。

以下にスレーブ送信モードの送信手順と動作を示します。

- 1. ICCR1のICEビットを1にセットします。また、ICMRのMLS、WAIT、ICCR1のCKS3~CKS0等を設定します (初期設定)。ICCR1のMST、TRSをスレープ受信モードにしてスレープアドレスが一致するまで待ちます。
- 2. 開始条件を検出した後の第1フレームでスレープアドレスが一致したとき、9クロック目の立ち上がりでスレープデバイスはSDAにICIERのACKBTに設定したレベルを出力します。このとき、8ビット目のデータ(R/W)が1のとき、ICCR1のTRSおよびICSRのTDREがセットされ、自動的にスレーブ送信モードに切り替わります。TDREがセットされるたびにICDRTに送信データをライトすると、連続送信が可能です。
- 3. 最終送信データをICDRTにライトした後にTDREがセットされたとき、TDRE=1の状態で、ICSRのTENDがセットされるまで待ちます。TENDがセットされたら、TENDをクリアします。
- 4. 終了処理のためTRSをクリアし、ICDRRをダミーリードします。これによりSCLを開放します。
- 5. TDREをクリアします。




図 20.9 スレーブ送信モード動作タイミング(1)




図 20.10 スレーブ送信モード動作タイミング(2)

20.4.5 スレーブ受信動作

スレープ受信モードでは、マスタデバイスが送信クロック、送信データを出力し、スレーブデバイスがアクノリッジを返します。スレーブ受信モードの動作タイミングについては図 20.11 と図 20.12 を参照してください。以下にスレーブ受信モードの受信手順と動作を示します。

- 1. ICCR1のICEビットを1にセットします。また、ICMRのMLS、WAIT、ICCR1のCKS3~CKS0等を設定します (初期設定)。ICCR1のMST、TRSをスレープ受信モードにしてスレープアドレスが一致するまで待ちます。
- 2. 開始条件を検出後の第一フレームでスレーブアドレスが一致したとき、9クロック目の立ち上がりでスレーブ デバイスはSDAにICIERのACKBTに設定したレベルを出力します。同時にICSRのRDRFがセットされますの で、ICDRRをダミーリード(リードデータはスレーブアドレス+R/Wを示すので不要)します。
- 3. RDRFがセットされるたびにICDRRをリードします。RDRFがセットされた状態で8クロック目が立下がると ICDRRをリードするまでSCLをLowに固定します。ICDRRをリードする前に行ったマスタデバイスに返すアクノリッジの設定変更は次の転送フレームに反映されます。
- 4. 最終バイトのリードも同様にICDRRのリードにより行います。




図 20.11 スレーブ受信モード動作タイミング(1)




図 20.12 スレーブ受信モード動作タイミング(2)

20.4.6 クロック同期式シリアルフォーマット

本モジュールは、SAR の FS を 1 にセットすることにより、クロック同期式シリアルとして動作させることができます。ICCR1 の MST = 1 のとき SCL から転送クロック出力となり、MST = 0 のとき外部クロック入力となります。

(1) データ転送フォーマット

クロック同期式シリアルの転送フォーマットを図20.13に示します。

転送データは SCL クロックの立ち下がりから立ち下がりまで出力され、SCL クロックの立ち上がりエッジのデータの確定が保証されます。データの転送順は ICMR の MLS により、MSB ファーストか LSB ファーストかを選択可能です。また ICCR2 の SDAO により、転送待機中に SDA の出力レベルを変更することができます。




図 20.13 クロック同期式シリアルの転送フォーマット

(2) 送信動作

送信モードでは転送クロックの立ち下がりに同期して送信データを SDA から出力します。転送クロックは ICCRI の MST = 1 のとき出力、MST = 0 のとき入力となります。送信モード動作タイミングは図 20.14 を参照してください。以下に送信モードの手順と動作を示します。

- 1. ICCR1のICEビットを1にセットします。またICCR1のMST、CKS3~CKS0などを設定します(初期設定)。
- 2. ICCR1のTRSをセットして送信モードにします。これにより、ICSRのTDREがセットされます。
- 3. TDREがセットされていることを認識したら、ICDRTに送信データをライトします。これによりICDRTから ICDRSにデータが転送され、自動的にTDREがセットされます。TDREがセットされるたびにICDRTにデータ をライトすると連続送信が可能です。なお送信モードから受信モードに切り替える場合、TDREがセットされた状態でTRSをクリアしてください。




図 20.14 送信モード動作タイミング

(3) 受信動作

受信モードでは転送クロックの立ち上がりでデータをラッチします。転送クロックは ICCR1 の MST = 1 のとき 出力、MST = 0 のとき入力となります。受信モード動作タイミングについては図 20.15 を参照してください。以下 に受信モードの手順と動作を示します。

- 1. ICCR1のICEビットを1にセットします。またICCR1のMST、CKS3~CKS0等を設定します(初期設定)。
- 2. 転送クロックを出力時、MST=1にします。これにより受信クロックの出力を開始します。
- 3. 受信が完了すると、ICDRSからICDRRにデータが転送され、ICSRのRDRFがセットされます。MST = 1のときは次パイトが受信可能状態のため、連続してクロックを出力します。RDRFがセットされるたびにICDRRをリードすることにより連続的に受信可能です。RDRFがセットされた状態で8クロック目が立ち上がるとオーバランを検出し、ICSRのAL/OVEがセットされます。このときICDRRの値は前の受信データを保持します。
- 4. MST=1のとき、受信を停止するためには、ICCR1のRCVDをセットしてから、ICDRRをリードします。これにより次バイトの受信完了後、SCLがHighレベルに固定されます。




図 20.15 受信モード動作タイミング

20.4.7 ノイズ除去回路

SCL 端子および SDA 端子の状態はノイズ除去回路を経由して内部に取り込まれます。図 20.16 にノイズ除去回路のブロック図を示します。

ノイズ除去回路は2段直列に接続されたラッチ回路と一致検出回路で構成されます。SCL 端子入力信号(または SDA 端子入力信号)がシステムクロックでサンプリングされ、2つのラッチ出力が一致したときはじめて後段へそのレベルを伝えます。一致しない場合は前の値を保持します。




図 20.16 ノイズ除去回路のブロック図

20.4.8 使用例

 $m I^2C$ バスインタフェース 2 を使用する場合の各モードでのフローチャート例を図 $20.17\sim$ 図 20.20 に示します。




図 20.17 マスタ送信モードのフローチャート例




図 20.18 マスタ受信モードのフローチャート例




図 20.19 スレーブ送信モードフローチャート例




図 20.20 スレーブ受信モードフローチャート例

20.5 割り込み要求

本モジュールの割り込み要求には、送信データエンプティ、送信終了、受信データフル、NACK 検出、停止条件検出、アービトレーションロスト / オーバランエラーの 6 種類があります。表 20.3 に各割り込み要求の内容を示します。

割り込み要求	略称	割り込み条件	l²C モード	クロック同期モード
送信データエンプティ	TXI	(TDRE = 1) · (TIE = 1)		
送信終了	TEI	(TEND = 1) · (TEIE = 1)		
受信データフル	RXI	(RDRF = 1) · (RIE = 1)		
停止条件検出	STPI	(STOP = 1) · (STIE = 1)		×
NACK 検出	NAKI	{(NACKF = 1) + (AL = 1)} · (NAKIE = 1)		×
アービトレーションロスト / オーバランエラー				

表 20.3 割り込み要求一覧

表 20.3 の割り込み条件が 1 でかつ CCR の I ビットが 0 のとき、CPU は割り込み例外処理を実行します。例外処理の中でそれぞれの割り込み要因をクリアしてください。ただし TDRE、TEND は ICDRT に送信データをライトすることで、RDRF は ICDRR をリードすることで自動的にクリアされますので注意してください。特に TDRE は ICDRT に送信データをライトしたとき同時に再度 TDRE がセットされ、さらに TDRE をクリアすると、余分に 1 バイト送信する場合があります。

20.6 ビット同期回路

本モジュールはマスタモード設定時に、

- スレーブデバイスによりSCLがLowレベルに引っ張られた場合
- SCLラインの負荷(負荷容量、プルアップ抵抗)によりSCLの立ち上がりがなまった場合

の 2 つの状態で High レベル期間が短くなる可能性があるため、SCL をモニタしてビットごとに同期をとりながら 通信を行います。

ビット同期回路のタイミングを図 20.21 に、SCL を Low 出力 Hi-Z にしてから SCL をモニタするまでの時間 を表 20.4 に示します。




図 20.21 ビット同期回路のタイミング

CKS3	CKS2	SCL をモニタする時間
0	0	7.5 tcyc
	1	19.5 tcyc
1	0	17.5 tcyc
	1	41.5 tcyc

表 20.4 SCL をモニタする時間

20.7 使用上の注意事項

20.7.1 停止条件および開始条件(再送)の出力について

マスタモードにて、下記 1.または 2.の条件で、かつ特定のタイミングで停止条件の発行および開始条件 (再送) の発行を行ったとき、停止条件および開始条件 (再送) が正常に出力されない場合があります。

これを防ぐために、停止条件の発行および開始条件(再送)の発行は 9 クロック目の立ち下がりを確認してから行ってください。9 クロック目の立ち下がりは $I^{1}C$ コントロールレジスタ 2 (ICCR2) の SCLO ビットをチェックすることにより確認できます。

- 1. SCLバスの負荷(負荷容量、プルアップ抵抗)によりSCLの立ち上がりが「20.6 ビット同期回路」に規定されている時間以上なまっている場合
- 2. スレーブデバイスが8クロック目と9クロック目のLow期間を引っ張ってビット同期回路が働いた場合

20.7.2 ぱC バスモードレジスタ (ICMR) の WAIT 設定について

WAIT ビットを 1 にセットして使用したとき、スレーブデバイスが SCL 端子の 8 クロック目と 9 クロック目の Low 期間を 2 転送クロック分以上、Low に引っ張ったときに、9 クロック目の High 期間が短くなる場合があります。これを防ぐために、ICMR の WAIT ビットは 0 に設定してください。

21. パワーオンリセット回路

本 LSI はパワーオンリセット回路を内蔵しています。パワーオンリセット回路のブロック図を図 21.1 に示します。

21.1 特長

• パワーオンリセット回路

外部にコンデンサを接続することにより、電源投入時に内部リセット信号を発生




図 21.1 パワーオンリセット回路

21.2 動作説明

21.2.1 パワーオンリセット回路

パワーオンリセット回路の動作タイミングを図 21.2 に示します。電源電圧の上昇により、内蔵プルアップ抵抗 (100k)を介して RES 端子に外付けされたコンデンサが除々に充電されます。この RES 端子のレベルが一定レベルに上昇するまで RES 端子の Low レベル状態が内部に伝わり、チップ全体がリセットされます。RES 端子のレベルが一定レベルまで上昇すると、電圧検出回路で検知され、3 ビットカウンタがカウントアップを始めます。3 ビットカウンタが を8回カウントするとオーバフロー信号が発生し、内部リセット信号が解除されます。

RES 端子の立ち上がり時間を t とした場合、RES 端子に接続する容量(C RES)は下式を参考に求めてください。 内部抵抗(R_p)は「第 24 章 電気的特性」を参照してください。なお、電源の立ち上がり時間(t_p)は、RES の立ち上がり時間(t_p)の半分以下にしてください。また、RES の立ち上がり時間(t_p)は、発振安定時間(t_p)以上となるようにしてください。

$$C \overline{RES} = \frac{t}{R_p} (t > trc, t > t_vtr \times 2)$$

【注】 t_vtr×2が発振安定時間を超えるように RES 端子に接続する容量を調整してください。

電源電圧 Vcc は Vpor=100mV 以下まで必ず立ち下げ、RES端子の電荷が十分に抜けてから立ち上げてください。 RES 端子の電荷を引き抜くためにはダイオードを Vcc 側に付けることを推奨します。 Vpor を超えたところから電源電圧 Vcc が立ち上がった場合、パワーオンリセットが働かない可能性があります。




図 21.2 パワーオンリセット回路動作タイミング

22. アドレスブレーク

アドレスブレークはオンボードによるプログラムデバッグを容易にする機能を提供します。アドレスブレークは、設定されたブレーク条件が成立するとアドレスブレーク割り込み要求を発生します。この割り込み要求は CCR の I ビットの影響を受けません。設定できるブレーク条件には特定アドレスの命令実行、特定アドレスのアクセスとデータの組み合わせ等があります。また、アドレスブレーク機能により、プログラム上のバグの箇所の実行開始を検出し修正プログラムへ分岐するなどの応用が可能です。 さらに、モジュールスタンバイモードにより、未使用時はモジュール単体でスタンバイモードに設定可能です。 (詳細は「6.4 モジュールスタンバイ機能」を参照してください。) アドレスブレークのブロック図を図 22.1 に示します。




図 22.1 アドレスブレークブロック図

22.1 レジスタの説明

アドレスブレークには以下のレジスタがあります。

- アドレスブレークコントロールレジスタ2(ABRKCR2)
- アドレスブレークステータスレジスタ2 (ABRKSR2)
- ブレークアドレスレジスタ2 (BAR2H、BAR2L)
- ブレークデータレジスタ2 (BDR2H、BDR2L)

22.1.1 アドレスブレークコントロールレジスタ 2 (ABRKCR2)

ABRKCR2 はアドレスブレークの条件設定を行います。

ビット	ビット名	初期値	R/W	説 明	
7	RTINTE2	1	R/W	RTE 割り込みイネーブル	
				0 の時 RTE 命令実行直後の割り込みをマスクし、必ず 1 命令実行します。1 の	
				ときは割り込みはマスクされません。	
6	CSEL21	0	R/W	コンディションセレクト 1、0	
5	CSEL20	0	R/W	アドレスブレークの条件を設定します。	
				00:命令実行サイクル(データを比較しません)	
				01 : CPU データリードサイクル	
				10 : CPU データライトサイクル	
				11:CPU データリード / ライトサイクル	
4	ACMP22	0	R/W	アドレスコンペア 2~0	
3	ACMP21	0	R/W	BAR2 と内部アドレスバスの比較条件を設定します。	
2	ACMP20	0	R/W	000:16 ビット比較します。	
				001:上位 12 ビット比較します。	
				010:上位 8 ビット比較します。	
				011:上位 4 ビット比較します。	
				1XX:設定禁止	
1	DCMP21	0	R/W	データコンペア 1、0	
0	DCMP20	0	R/W	BDR2 と内部データバスの比較条件を設定します。	
				00:データを比較しません。	
				01:BDR2L とデータバス下位 8 ビットを比較します。	
				10:BDR2H とデータバス上位 8 ビットを比較します。	
				11:BDR2 とデータバス 16 ビットを比較します。	

【注】X: Don't care

なお、データリードサイクルまたはデータライトサイクルでアドレスブレークを設定する場合、アクセスサイズとデータバス幅の組み合わせにより使用するデータバスが異なりますので注意してください。表 22.1 にそれぞれのアクセスと使用するデータバスの対応を示します。データバス幅 8 ビットの I/O レジスタ空間をワードアクセスした場合、バイトアクセスを 2 回発生します。各レジスタのデータバス幅については「23.1 レジスタアドレス一覧(アドレス順)」を参照してください。

	ワードアクセス		バイトアクセス	
	偶数アドレス	奇数アドレス	偶数アドレス	奇数アドレス
ROM 空間	上位 8 ビット	下位 8 ビット	上位 8 ビット	上位 8 ビット
RAM 空間	上位 8 ビット	下位 8 ビット	上位 8 ビット	上位 8 ビット
データバス幅 8 ビットの I/O レジスタ	上位 8 ビット	上位 8 ビット	上位 8 ビット	上位 8 ビット
データバス幅 16 ビットの I/O レジスタ*¹	上位 8 ビット	下位 8 ビット		
データバス幅 16 ビットの I/O レジスタ*²	上位 8 ビット	下位 8 ビット	上位 8 ビット	上位 8 ビット

表 22.1 使用するデータバス

22.1.2 アドレスブレークステータスレジスタ 2 (ABRKSR2)

ABRKSR2 はアドレスブレークの割り込み要求フラグとそのイネーブルビットで構成されます。

ビット	ビット名	初期値	R/W	説 明	
7	ABIF2	0	R/W	アドレスブレーク割り込みフラグ	
				〔セット条件〕	
				ABRKCR2 で設定された条件が成立した場合。	
				〔クリア条件〕	
				1の状態をリードした後、0をライトしたとき。	
6	ABIE2	0	R/W	アドレスプレーク割り込みイネーブル	
				1のときアドレスブレーク割り込み要求をイネーブルにします。	
5~0		すべて1		リザーブビット	
				リードすると常に 1 が読み出されます。	

22.1.3 ブレークアドレスレジスタ 2 (BAR2H、BAR2L)

BAR2H、BAR2L はアドレスプレーク割り込みを発生させるためのアドレスを設定する 16 ビットのリード / ライト可能なレジスタです。アドレスプレークの条件を命令実行サイクルに設定する場合は命令の第 1 バイトのアドレスを設定してください。このレジスタの初期値は H'FFFF です。



[【]注】 *1 H'FF96~H'FF97、H'FFB8~H'FFBB 以外でデータバス幅が 16 ビットのレジスタです。

^{*2} H'FF96~H'FF97、H'FFB8~H'FFBBのレジスタです。

22.1.4 ブレークデータレジスタ 2 (BDR2H、BDR2L)

BDR2H、BDR2L はアドレスブレーク割り込みを発生させるためのデータを設定する 16 ビットのリード / ライト可能なレジスタです。BDR2H は上位 8 ビットのデータバスと比較されます。BDR2L は下位 8 ビットのデータバスと比較されます。BDR2L は下位 8 ビットのデータバスと比較されます。メモリまたはレジスタをバイトアクセスする時は偶数アドレス、奇数アドレスともにデータ転送に上位 8 ビットのデータバスが使用されます。したがって、バイトアクセスでは比較データは常に BDR2Hに設定してください。また、ワードアクセスでは、アドレスによって使用されるデータバスが異なります。詳細は「22.1.1 アドレスブレークコントロールレジスタ 2 (ABRKCR2)」を参照してください。このレジスタの初期値は不定です。

22.2 動作説明

アドレスブレーク機能は、ABRKSR2 の ABIF2 が 1 にセットされ、ABRKSR2 の ABIE2 が 1 にセットされているとき、CPU に対して割り込み要求を発生します。ここで ABRKSR2 の ABIF2 は、BAR2 に設定されたアドレス、BDR2 に設定されたデータ、および ABRKCR2 に設定された条件の組み合わせで、1 にセットされます。割り込み要求が受け付けられると、そのとき実行中の命令が終了した後、割り込み例外処理を起動します。なお、アドレスブレーク割り込みは CPU の CCR の I ビットによってマスクされません。

アドレスブレーク割り込みの設定による動作例を図22.2に示します。




図 22.2 アドレスブレーク割り込み動作例 (1)




図 22.2 アドレスブレーク割り込み動作例(2)

22.3 アドレスブレークの動作モード

アドレスブレークの動作モードを表 22.2 に示します。

動作モード スリープ サブ モジュール アクティブ ウォッチ サブ スタンバイ リセット スリープ アクティブ スタンバイ ABRKCR2 リセット 保持 動作 保持 保持 動作 保持 保持 ABRKSR2 リセット 動作 保持 保持 保持 保持 保持 動作 BAR2H リセット 保持 保持 動作 保持 動作 保持 保持 BAR2L 保持 保持 保持 リセット 動作 保持 動作 保持 BDR2H 動作 保持 保持* 動作 保持 保持 保持 保持 BDR2L 保持 保持 動作 保持 保持 保持 保持* 動作

表 22.2 アドレスブレークの動作モード

[【]注】 * パワーオンリセット時は不定

23. レジスタ一覧

レジスター覧では、内蔵レジスタのアドレス、ビット構成および動作モード別の状態に関する情報をまとめています。表記方法は下記の通りです。

- 1. レジスタアドレス一覧(アドレス順)
- 割り付けアドレスの小さいレジスタから順に記載します。
- モジュール名称による分類をしています。
- データバス幅を表示しています。
- アクセスステート数を表示しています。
- 2. レジスタビット一覧
- 「レジスタアドレス一覧(アドレス順)」の順序で、ビット構成を記載しています。
- リザーブビットは、ビット名称部に「 」で表記しています。
- 16ビットのレジスタの場合、MSB側のビットから記載しています。
- 3. 各動作モードにおけるレジスタの状態
- 「レジスタアドレス一覧(アドレス順)」の順序で、レジスタの状態を記載しています。
- 基本的な動作モードにおけるレジスタの状態を示しており、内蔵モジュール固有のリセットなどがある場合は、内蔵モジュールの章を参照してください。



23.1 レジスタアドレス一覧(アドレス順)

データバス幅は、ビット数を示します。

アクセスステート数は、指定の基準クロックのステート数を示します。


 レジスタ名称	略称	ビット数	アドレス	モジュール	データ	アクセス
					バス幅	ステート数
シリアルコントロールレジスタ 4	SCR4	8	H'F00C	SCI4	8	2
シリアルコントロールステータスレジスタ4	SCSR4	8	H'F00D	SCI4	8	2
トランスミットデータレジスタ 4	TDR4	8	H'F00E	SCI4	8	2
レシープデータレジスタ 4	RDR4	8	H'F00F	SCI4	8	2
フラッシュメモリコントロールレジスタ 1	FLMCR1	8	H'F020	ROM	8	2
フラッシュメモリコントロールレジスタ 2	FLMCR2	8	H'F021	ROM	8	2
フラッシュメモリパワーコントロールレジスタ	FLPWCR	8	H'F022	ROM	8	2
プロック指定レジスタ 1	EBR1	8	H'F023	ROM	8	2
フラッシュメモリイネーブルレジスタ	FENR	8	H'F02B	ROM	8	2
タイマスタートレジスタ	TSTR	8	H'F030	TPU	8	2
タイマシンクロレジスタ	TSYR	8	H'F031	TPU	8	2
タイマコントロールレジスタ_1	TCR_1	8	H'F040	TPU_1	8	2
タイマモードレジスタ_1	TMDR_1	8	H'F041	TPU_1	8	2
タイマ I/O コントロールレジスタ_1	TIOR_1	8	H'F042	TPU_1	8	2
タイマインタラプトイネーブルレジスタ_1	TIER_1	8	H'F044	TPU_1	8	2
タイマステータスレジスタ_1	TSR_1	8	H'F045	TPU_1	8	2
タイマカウンタ_1	TCNT_1	16	H'F046	TPU_1	16	2
タイマジェネラルレジスタ A_1	TGRA_1	16	H'F048	TPU_1	16	2
タイマジェネラルレジスタ B_1	TGRB_1	16	H'F04A	TPU_1	16	2
タイマコントロールレジスタ_2	TCR_2	8	H'F050	TPU_2	8	2
タイマモードレジスタ_2	TMDR_2	8	H'F051	TPU_2	8	2
タイマ I/O コントロールレジスタ_2	TIOR_2	8	H'F052	TPU_2	8	2
タイマインタラプトイネーブルレジスタ_2	TIER_2	8	H'F054	TPU_2	8	2
タイマステータスレジスタ_2	TSR_2	8	H'F055	TPU_2	8	2
タイマカウンタ_2	TCNT_2	16	H'F056	TPU_2	16	2
タイマジェネラルレジスタ A_2	TGRA_2	16	H'F058	TPU_2	16	2
タイマジェネラルレジスタ B_2	TGRB_2	16	H'F05A	TPU_2	16	2
RTC 割り込みフラグレジスタ	RTCFLG	8	H'F067	RTC	8	2



レジスタ名称	略称	ビット数	アドレス	モジュール	データ バス幅	アクセス ステート数
	RSECDR	8	H'F068	RTC	8	2
フリーランカウンタデータレジスタ						
分データレジスタ	RMINDR	8	H'F069	RTC	8	2
時データレジスタ	RHRDR	8	H'F06A	RTC	8	2
曜日データレジスタ	RWKDR	8	H'F06B	RTC	8	2
RTC コントロールレジスタ 1	RTCCR1	8	H'F06C	RTC	8	2
RTC コントロールレジスタ 2	RTCCR2	8	H'F06D	RTC	8	2
SUB32k コントロールレジスタ	SUB32CR	8	H'F06E	クロック発振器	8	2
クロックソースセレクトレジスタ	RTCCSR	8	H'F06F	RTC	8	2
l²C バスコントロールレジスタ 1	ICCR1	8	H'F078	IIC2	8	2
I ² C バスコントロールレジスタ 2	ICCR2	8	H'F079	IIC2	8	2
ピC バスモードレジスタ	ICMR	8	H'F07A	IIC2	8	2
I ² C バス割り込み許可レジスタ	ICIER	8	H'F07B	IIC2	8	2
ピC バスステータスレジスタ	ICSR	8	H'F07C	IIC2	8	2
スレーブアドレスレジスタ	SAR	8	H'F07D	IIC2	8	2
ピC バス送信データレジスタ	ICDRT	8	H'F07E	IIC2	8	2
ぱC バス受信データレジスタ	ICDRR	8	H'F07F	IIC2	8	2
インタラプトプライオリティレジスタ A	IPRA	8	H'F080	割り込み	8	2
インタラプトプライオリティレジスタB	IPRB	8	H'F081	割り込み	8	2
インタラプトプライオリティレジスタ C	IPRC	8	H'F082	割り込み	8	2
インタラプトプライオリティレジスタD	IPRD	8	H'F083	割り込み	8	2
インタラプトプライオリティレジスタE	IPRE	8	H'F084	割り込み	8	2
アドレスブレークコントロールレジスタ 2	ABRKCR2	8	H'F096	アドレスブレーク	8	2
アドレスプレークステータスレジスタ 2	ABRKSR2	8	H'F097	アドレスブレーク	8	2
ブレークアドレスレジスタ 2H	BAR2H	8	H'F098	アドレスプレーク	8	2
ブレークアドレスレジスタ 2L	BAR2L	8	H'F099	アドレスブレーク	8	2
ブレークデータレジスタ 2H	BDR2H	8	H'F09A	アドレスブレーク	8	2
ブレークデータレジスタ 2L	BDR2L	8	H'F09B	アドレスプレーク	8	2
イベントカウンタ PWM コンペアレジスタ	ECPWCR	16	H'FF8C	AEC*1	16	2
イベントカウンタ PWM データレジスタ	ECPWDR	16	H'FF8E	AEC*1	16	2
ウェイクアップエッジセレクトレジスタ	WEGR	8	H'FF90	割り込み	8	2
シリアルポートコントロールレジスタ	SPCR	8	H'FF91	SCI3	8	2
入力端子エッジセレクトレジスタ	AEGSR	8	H'FF92	AEC*1	8	2
イベントカウンタコントロールレジスタ	ECCR	8	H'FF94	AEC*1	8	2
イベントカウンタコントロール / ステータスレジスタ	ECCSR	8	H'FF95	AEC*1	8	2
イベントカウンタ H	ECH	8	H'FF96	AEC*1	8/16	2



レジスタ名称	 略称	ビット数	アドレス	モジュール	データ バス幅	アクセス ステート数
イベントカウンタ L	ECL	8/16	H'FF97	AEC*1	8	2
シリアルモードレジスタ3	SMR3	8	H'FF98	SCI3_1	8	3
ビットレートレジスタ3	BRR3	8	H'FF99	SCI3_1	8	3
シリアルコントロールレジスタ 3	SCR3	8	H'FF9A	SCI3_1	8	3
トランスミットデータレジスタ 3	TDR3	8	H'FF9B	SCI3_1	8	3
シリアルステータスレジスタ 3	SSR3	8	H'FF9C	SCI3_1	8	3
レシーブデータレジスタ3	RDR3	8	H'FF9D	SCI3_1	8	3
LCD ポートコントロールレジスタ	LPCR	8	H'FFA0	LCD*3	8	2
LCD コントロールレジスタ	LCR	8	H'FFA1	LCD*3	8	2
LCD コントロールレジスタ 2	LCR2	8	H'FFA2	LCD*3	8	2
LCD トリミングレジスタ	LTRMR	8	H'FFA3	LCD*3	8	2
BGR コントロールレジスタ	BGRMR	8	H'FFA4	LCD*3	8	2
IrDA コントロールレジスタ	IrCR	8	H'FFA7	IrDA	8	3
シリアルモードレジスタ 32	SMR32	8	H'FFA8	SCI3_2	8	3
ビットレートレジスタ 32	BRR32	8	H'FFA9	SCI3_2	8	3
シリアルコントロールレジスタ 32	SCR32	8	H'FFAA	SCI3_2	8	3
トランスミットデータレジスタ 32	TDR32	8	H'FFAB	SCI3_2	8	3
シリアルステータスレジスタ 32	SSR32	8	H'FFAC	SCI3_2	8	3
レシーブデータレジスタ 32	RDR32	8	H'FFAD	SCI3_2	8	3
タイマモードレジスタ WD	TMWD	8	H'FFB0	WDT*2	8	2
タイマコントロール / ステータスレジスタ WD1	TCSRWD1	8	H'FFB1	WDT* ²	8	2
タイマコントロール / ステータスレジスタ WD2	TCSRWD2	8	H'FFB2	WDT* ²	8	2
タイマカウンタ WD	TCWD	8	H'FFB3	WDT*2	8	2
タイマコントロールレジスタ F	TCRF	8	H'FFB6	タイマF	8	2
タイマコントロールステータスレジスタF	TCSRF	8	H'FFB7	タイマF	8	2
8 ビットタイマカウンタ FH	TCFH	8	H'FFB8	タイマF	8/16	2
8 ビットタイマカウンタ FL	TCFL	8	H'FFB9	タイマF	8/16	2
アウトプットコンペアレジスタ FH	OCRFH	8	H'FFBA	タイマF	8/16	2
アウトプットコンペアレジスタ FL	OCRFL	8	H'FFBB	タイマF	8/16	2
A/D リザルトレジスタ	ADRR	16	H'FFBC	A/D 変換器	16	2
A/D モードレジスタ	AMR	8	H'FFBE	A/D 変換器	8	2
A/D スタートレジスタ	ADSR	8	H'FFBF	A/D 変換器	8	2





レジスタ名称	略称	ビット数	アドレス	モジュール	データ バス幅	アクセス ステート数
ポートモードレジスタ 1	PMR1	8	H'FFC0	I/O ポート	8	2
発振器コントロールレジスタ	OSCCR	8	H'FFC1	クロック発振器	8	2
ポートモードレジスタ 3	PMR3	8	H'FFC2	I/O ポート	8	2
ポートモードレジスタ 4	PMR4	8	H'FFC3	I/O ポート	8	2
ポートモードレジスタ 5	PMR5	8	H'FFC4	I/O ポート	8	2
ポートモードレジスタ 9	PMR9	8	H'FFC8	I/O ポート	8	2
ポートモードレジスタB	PMRB	8	H'FFCA	I/O ポート	8	2
PWM2 コントロールレジスタ	PWCR2	8	H'FFCD	14 ビット PWM	8	2
PWM2 データレジスタ	PWDR2	16	H'FFCE	14 ビット PWM	16	2
PWM1 コントロールレジスタ	PWCR1	8	H'FFD0	14 ビット PWM	8	2
PWM1 データレジスタ	PWDR1	16	H'FFD2	14 ビット PWM	16	2
ポートデータレジスタ 1	PDR1	8	H'FFD4	I/O ポート	8	2
ポートデータレジスタ 3	PDR3	8	H'FFD6	I/O ポート	8	2
ポートデータレジスタ 4	PDR4	8	H'FFD7	I/O ポート	8	2
ポートデータレジスタ 5	PDR5	8	H'FFD8	I/O ポート	8	2
ポートデータレジスタ 6	PDR6	8	H'FFD9	I/O ポート	8	2
ポートデータレジスタ 7	PDR7	8	H'FFDA	I/O ポート	8	2
ポートデータレジスタ 8	PDR8	8	H'FFDB	I/O ポート	8	2
ポートデータレジスタ 9	PDR9	8	H'FFDC	I/O ポート	8	2
ポートデータレジスタ A	PDRA	8	H'FFDD	I/O ポート	8	2
ポートデータレジスタ B	PDRB	8	H'FFDE	I/O ポート	8	2
ポートプルアップコントロールレジスタ 1	PUCR1	8	H'FFE0	I/O ポート	8	2
ポートプルアップコントロールレジスタ 3	PUCR3	8	H'FFE1	I/O ポート	8	2
ポートプルアップコントロールレジスタ 5	PUCR5	8	H'FFE2	I/O ポート	8	2
ポートプルアップコントロールレジスタ 6	PUCR6	8	H'FFE3	I/O ポート	8	2
ポートコントロールレジスタ 1	PCR1	8	H'FFE4	I/O ポート	8	2
ポートコントロールレジスタ 3	PCR3	8	H'FFE6	I/O ポート	8	2
ポートコントロールレジスタ 4	PCR4	8	H'FFE7	I/O ポート	8	2
ポートコントロールレジスタ 5	PCR5	8	H'FFE8	I/O ポート	8	2
ポートコントロールレジスタ 6	PCR6	8	H'FFE9	I/O ポート	8	2
ポートコントロールレジスタ 7	PCR7	8	H'FFEA	I/O ポート	8	2
ポートコントロールレジスタ8	PCR8	8	H'FFEB	I/O ポート	8	2
ポートコントロールレジスタ 9	PCR9	8	H'FFEC	I/O ポート	8	2
ポートコントロールレジスタ A	PCRA	8	H'FFED	I/O ポート	8	2
システムコントロールレジスタ 1	SYSCR1	8	H'FFF0	SYSTEM	8	2
システムコントロールレジスタ 2	SYSCR2	8	H'FFF1	SYSTEM	8	2



レジスタ名称	略称	ビット数	アドレス	モジュール	データ バス幅	アクセス ステート数
IRQ エッジセレクトレジスタ	IEGR	8	H'FFF2	割り込み	8	2
割り込み許可レジスタ 1	IENR1	8	H'FFF3	割り込み	8	2
割り込み許可レジスタ 2	IENR2	8	H'FFF4	割り込み	8	2
インタラプトマスクレジスタ	INTM	8	H'FFF5	割り込み	8	2
割り込み要求レジスタ 1	IRR1	8	H'FFF6	割り込み	8	2
割り込み要求レジスタ 2	IRR2	8	H'FFF7	割り込み	8	2
ウェイクアップ割り込み要求レジスタ	IWPR	8	H'FFF9	割り込み	8	2
クロック停止レジスタ 1	CKSTPR1	8	H'FFFA	SYSTEM	8	2
クロック停止レジスタ 2	CKSTPR2	8	H'FFFB	SYSTEM	8	2

【注】 *1 AEC: 非同期イベントカウンタ*2 WDT: ウォッチドッグタイマ

*3 LCD: LCD コントローラ / ドライバ


23.2 レジスタビット一覧

内蔵周辺モジュールのレジスタのビット名を以下に示します。

レジスタ 略称	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	モジュール
SCR4	TIE	RIE	TEIE	SOL	SOLP	SRES	TE	RE	SCI4
SCSR4	TDRE	RDRF	ORER	TEND	CKS3	CKS2	CKS1	CKS0	-
TDR4	TDR47	TDR46	TDR45	TDR44	TDR43	TDR42	TDR41	TDR40	•
RDR4	RDR47	RDR46	RDR45	RDR44	RDR43	RDR42	RDR41	RDR40	•
FLMCR1		SWE	ESU	PSU	EV	PV	E	Р	ROM
FLMCR2	FLER								
FLPWCR	PDWND								
EBR1		EB6	EB5	EB4	EB3	EB2	EB1	EB0	
FENR	FLSHE								
TSTR						CST2	CST1		TPU
TSYR						SYNC2	SYNC1		•
TCR_1		CCLR1	CCLR0	CKEG1	CKEG0	TPSC2	TPSC1	TPSC0	TPU_1
TMDR_1							MD1	MD0	•
TIOR_1	IOB3	IOB2	IOB1	IOB0	IOA3	IOA2	IOA1	IOA0	•
TIER_1				TCIEV			TGIEB	TGIEA	•
TSR_1				TCFV			TGFB	TGFA	•
TCNT_1	Bit15	Bit14	Bit13	Bit12	Bit11	Bit10	Bit9	Bit8	•
	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0	•
TGRA_1	Bit15	Bit14	Bit13	Bit12	Bit11	Bit10	Bit9	Bit8	
	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0	•
TGRB_1	Bit15	Bit14	Bit13	Bit12	Bit11	Bit10	Bit9	Bit8	•
	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0	•
TCR_2		CCLR1	CCLR0	CKEG1	CKEG0	TPSC2	TPSC1	TPSC0	TPU_2
TMDR_2							MD1	MD0	•
TIOR_2	IOB3	IOB2	IOB1	IOB0	IOA3	IOA2	IOA1	IOA0	-
TIER_2				TCIEV			TGIEB	TGIEA	=
TSR_2				TCFV			TGFB	TGFA	-
TCNT_2	Bit15	Bit14	Bit13	Bit12	Bit11	Bit10	Bit9	Bit8	=
	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0	-
TGRA_2	Bit15	Bit14	Bit13	Bit12	Bit11	Bit10	Bit9	Bit8	=
	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0	-



TORR	レジスタ	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	モジュール
BII7 BII6 BII5 BII4 BII3 BII2 BII1 BII0	略称	DistE	DistA	D:40	Disto	Dista	Disto	D:+O	Diag	TDULO
RTCFLG	TGRB_2									170_2
RSECDR	DTOEL O									DTO
RMINDR BSY MN12 MN11 MN10 MN03 MN02 MN01 MN00 MN00 RHRDR BSY HR11 HR10 HR03 HR02 HR01 HR00										. RIC
RHRDR BSY										
RWKDR BSY			MN12							•
RTCCR1 RUN 12/24 PM RST		BSY		HR11	HR10	HR03	HR02	HR01		•
RTCCR2	RWKDR	BSY					WK2	WK1	WK0	
RTCCSR	RTCCR1	RUN	12/24	PM	RST					·
RTCCSR	RTCCR2	FOIE	WKIE	DYIE	HRIE	MNIE	1SEIE	05SEIE	025SEIE	
ICCR1	SUB32CR	32KSTOP								クロック発振器
ICCR2 BBSY SCP SDAO SDAOP SCLO IICRST ICMR MLS WAIT BCWP BC2 BC1 BC0 ICIER TIE TEIE RIE NAKIE STIE ACKE ACKBR ACKBT ICSR TDRE TEND RDRF NACKF STOP AL/OVE AAS ADZ SAR SVA6 SVA5 SVA4 SVA3 SVA2 SVA1 SVA0 FS ICDRT ICDRT7 ICDRT6 ICDRT5 ICDRT4 ICDRT3 ICDRT2 ICDRT1 ICDRT0 ICDRR ICDRR7 ICDRR6 ICDRR5 ICDRR4 ICDRR3 ICDRR2 ICDRR1 ICDRR0 IPRA IPRA7 IPRA6 IPRA5 IPRA4 IPRA3 IPRA2 IPRA1 IPRA0 IPRB IPRB7 IPRB6 IPRB5 IPRB4 IPRB3 IPRB2 IPRB1 IPRB0 IPRC IPRC7 IPRC6 IPRC5 IPRC4 IPRC3 IPRC2 IPRC1 IPRC0 IPRD IPRB7 IPRB6 IPRB5 IPRB4 IPRB3 IPRB2 IPRD1 IPRD0 IPRE IPRE7 IPRE6 IPRE5 IPRE4 ABRKCR2 RTINTE2 CSEL21 CSEL20 ACMP22 ACMP21 ACMP20 DCMP21 DCMP20 7 トレス ABRKSR2 ABIF2 ABIE2 ABIE2 BAR121 BAR120 BAR2L BAR127 BAR126 BAR125 BAR124 BAR123 BAR122 BAR121 BAR120 BDR2L BDR127 BDR126 BDR125 BDR124 BDR123 BDR122 BDR121 BDR120 BDR2L BDR127 BDR126 BDR125 BDR124 BDR123 BDR122 BDR121 BDR120 ECPWCR1 ECPWCR16 ECPWCR18 ECPWCR10 ECPWCR10 ECPWCR0 ECPWCR0 ECPWCR1 ECPWCR16 ECPWCR18 ECPWCR10 ECPWCR10 ECPWCR0 ECPWCR	RTCCSR		RCS6	RCS5	SUB32K	RCS3	RCS2	RCS1	RCS0	RTC
ICMR MLS WAIT BCWP BC2 BC1 BC0	ICCR1	ICE	RCVD	MST	TRS	CKS3	CKS2	CKS1	CKS0	IIC2
ICIER TIE TEIE RIE NAKIE STIE ACKE ACKBR ACKBT	ICCR2	BBSY	SCP	SDAO	SDAOP	SCLO		IICRST		
ICSR TDRE TEND RDRF NACKF STOP AL/OVE AAS ADZ AAS SVA6 SVA6 SVA5 SVA4 SVA3 SVA2 SVA1 SVA0 FS ICDRT ICDRT7 ICDRT6 ICDRT5 ICDRT4 ICDRT3 ICDRT2 ICDRT1 ICDRT0 ICDRR0 ICDRR ICDRR5 ICDRR4 ICDRR3 ICDRR2 ICDRR1 ICDRR0 ICDRR0 ICDRR0 IPRA7 IPRA6 IPRA5 IPRA4 IPRA3 IPRA2 IPRA1 IPRA0 IPRB0 IPRB7 IPRB6 IPRB5 IPRB4 IPRB3 IPRB2 IPRB1 IPRB0 IPRC0 IPRC0 IPRC7 IPRC6 IPRC5 IPRC4 IPRC3 IPRC2 IPRC1 IPRC0 IPRD0 IPRD7 IPRB6 IPRB5 IPRB4 IPRB3 IPRB2 IPRB1 IPRB0 IPRB0 IPRB0 IPRB5 IPRB4 IPRB3 IPRD2 IPRD1 IPRD0 IPRD0 IPRE7 IPRE6 IPRE5 IPRE4 IPRB3 IPRD2 IPRD1 IPRD0 IPRD0 IPRE7 IPRE6 IPRE5 IPRE4 IPRB3 IPRD2 IPRD1 IPRD0 IPRD0 IPRD7 IPRB6 IPRE5 IPRE4 IPRB3 IPRB2 IPRB1 IPRB0 IPRD0	ICMR	MLS	WAIT			BCWP	BC2	BC1	BC0	
SAR SVA6 SVA5 SVA4 SVA3 SVA2 SVA1 SVA0 FS ICDRT ICDRT7 ICDRT6 ICDRT5 ICDRT4 ICDRT3 ICDRT2 ICDRT1 ICDRT0 ICDRR ICDRR7 ICDRR6 ICDRR5 ICDRR4 ICDRR3 ICDRR2 ICDRR1 ICDRR0 IPRA IPRA7 IPRA6 IPRA5 IPRA4 IPRA3 IPRA2 IPRA1 IPRA0 IPRB IPRB7 IPRB6 IPRB5 IPRB4 IPRB3 IPRB2 IPRB1 IPRB0 IPRC IPRC7 IPRC6 IPRC5 IPRC4 IPRC3 IPRC2 IPRC1 IPRC0 IPRD IPRD7 IPRB6 IPRB5 IPRB4 IPRB3 IPRB2 IPRB1 IPRB0 IPRE IPRE7 IPRE6 IPRE5 IPRE4 ABRKCR2 RTINTE2 CSEL21 CSEL20 ACMP22 ACMP21 ACMP20 DCMP21 DCMP20 TL-7 BAR2H BAR127 BAR126 BAR125 BAR124 BAR123 BAR122 BAR121 BAR120 BAR2L BAR127 BAR126 BAR125 BAR124 BAR123 BAR122 BAR121 BAR120 BDR2H BDR127 BDR126 BDR125 BDR124 BDR123 BDR122 BDR121 BDR120 BDR2L BDR127 BDR126 BDR125 BDR124 BDR123 BDR122 BDR121 BDR120 ECPWCR ECPWCR15 ECPWCR14 ECPWCR13 ECPWCR12 ECPWCR10 ECPWCR9 ECPWCR8 ACMPC1 ECPWCR9 ECPWCR8 ECPWDR15 ECPWDR15 ECPWDR13 ECPWDR11 ECPWDR10 ECPWDR9 ECPWDR8	ICIER	TIE	TEIE	RIE	NAKIE	STIE	ACKE	ACKBR	ACKBT	
ICDRT	ICSR	TDRE	TEND	RDRF	NACKF	STOP	AL/OVE	AAS	ADZ	•
ICDRR	SAR	SVA6	SVA5	SVA4	SVA3	SVA2	SVA1	SVA0	FS	•
IPRA	ICDRT	ICDRT7	ICDRT6	ICDRT5	ICDRT4	ICDRT3	ICDRT2	ICDRT1	ICDRT0	•
IPRB	ICDRR	ICDRR7	ICDRR6	ICDRR5	ICDRR4	ICDRR3	ICDRR2	ICDRR1	ICDRR0	•
IPRC	IPRA	IPRA7	IPRA6	IPRA5	IPRA4	IPRA3	IPRA2	IPRA1	IPRA0	割り込み
IPRD	IPRB	IPRB7	IPRB6	IPRB5	IPRB4	IPRB3	IPRB2	IPRB1	IPRB0	•
IPRE IPRE7 IPRE6 IPRE5 IPRE4	IPRC	IPRC7	IPRC6	IPRC5	IPRC4	IPRC3	IPRC2	IPRC1	IPRC0	•
ABRKCR2 RTINTE2 CSEL21 CSEL20 ACMP22 ACMP21 ACMP20 DCMP21 DCMP20 アドレス ABRKSR2 ABIF2 ABIE2 アレーク BAR2H BARH27 BARH26 BARH25 BARH24 BARH23 BARH22 BARH21 BARH20 BAR2L BAR2T BARL26 BARL25 BARL24 BARL23 BARL22 BARL21 BARL20 BDR2H BDR2T BDR26 BDR25 BDR24 BDR23 BDR22 BDR21 BDR20 BDR21 BDR20 BDR26 BDR26 BDR25 BDR24 BDR23 BDR22 BDR21 BDR20 BDR20 BDR26 BDR26 BDR26 BDR27 BDR26 BDR27 BDR26 BDR27 BCPWCR13 ECPWCR12 ECPWCR11 ECPWCR10 ECPWCR9 ECPWCR8 AECS** ECPWCR7 ECPWCR6 ECPWCR5 ECPWCR4 ECPWCR3 ECPWCR2 ECPWCR1 ECPWCR0 ECPWCR0 ECPWCR0 ECPWCR0 ECPWCR0 ECPWDR15 ECPWDR14 ECPWDR13 ECPWDR12 ECPWDR10 ECPWDR9 ECPWDR8	IPRD	IPRD7	IPRD6	IPRD5	IPRD4	IPRD3	IPRD2	IPRD1	IPRD0	•
ABRKSR2 ABIF2 ABIE2 JU-7 BAR2H BARH27 BARH26 BARH25 BARH24 BARH23 BARH22 BARH21 BARH20 BAR2L BARL27 BARL26 BARL25 BARL24 BARL23 BARL22 BARL21 BARL20 BDR2H BDRH27 BDRH26 BDRH25 BDRH24 BDRH23 BDRH22 BDRH21 BDRH20 BDR2L BDRL27 BDRL26 BDRL25 BDRL24 BDRL23 BDRL22 BDRL21 BDRL20 ECPWCR1 ECPWCR14 ECPWCR13 ECPWCR12 ECPWCR11 ECPWCR10 ECPWCR9 ECPWCR8 ECPWCR0 ECPWDR ECPWDR16 ECPWCR6 ECPWCR18 ECPWDR12 ECPWDR11 ECPWDR10 ECPWDR9 ECPWDR8	IPRE	IPRE7	IPRE6	IPRE5	IPRE4					•
BAR2H BARH27 BARH26 BARH25 BARH24 BARH23 BARH22 BARH21 BARH20 BAR2L BARL27 BARL26 BARL25 BARL24 BARL23 BARL22 BARL21 BARL20 BDR2H BDRH27 BDRH26 BDRH25 BDRH24 BDRH23 BDRH22 BDRH21 BDRH20 BDR2L BDRL27 BDRL26 BDRL25 BDRL24 BDRL23 BDRL22 BDRL21 BDRL20 ECPWCR1 ECPWCR14 ECPWCR13 ECPWCR12 ECPWCR11 ECPWCR10 ECPWCR9 ECPWCR8 AEC*1 ECPWDR ECPWCR6 ECPWCR8 ECPWCR1 ECPWCR1 ECPWCR1 ECPWCR0 ECPWCR0 ECPWDR ECPWDR15 ECPWDR14 ECPWDR13 ECPWDR12 ECPWDR11 ECPWDR10 ECPWDR9 ECPWDR8	ABRKCR2	RTINTE2	CSEL21	CSEL20	ACMP22	ACMP21	ACMP20	DCMP21	DCMP20	アドレス
BAR2L BARL27 BARL26 BARL25 BARL24 BARL23 BARL22 BARL21 BARL20 BDR2H BDRH27 BDRH26 BDRH25 BDRH24 BDRH23 BDRH22 BDRH21 BDRH20 BDR2L BDRL27 BDRL26 BDRL25 BDRL24 BDRL23 BDRL22 BDRL21 BDRL20 ECPWCR1 ECPWCR14 ECPWCR13 ECPWCR12 ECPWCR11 ECPWCR10 ECPWCR9 ECPWCR8 AEC*1 ECPWDR ECPWCR6 ECPWCR6 ECPWCR14 ECPWDR12 ECPWDR11 ECPWDR10 ECPWDR9 ECPWDR8 ECPWDR ECPWDR14 ECPWDR13 ECPWDR12 ECPWDR11 ECPWDR10 ECPWDR9 ECPWDR8	ABRKSR2	ABIF2	ABIE2							ブレーク
BDR2H BDRH27 BDRH26 BDRH25 BDRH24 BDRH23 BDRH22 BDRH21 BDRH20 BDR2L BDRL27 BDRL26 BDRL25 BDRL24 BDRL23 BDRL22 BDRL21 BDRL20 ECPWCR	BAR2H	BARH27	BARH26	BARH25	BARH24	BARH23	BARH22	BARH21	BARH20	•
BDR2L BDRL27 BDRL26 BDRL25 BDRL24 BDRL23 BDRL22 BDRL21 BDRL20 ECPWCR	BAR2L	BARL27	BARL26	BARL25	BARL24	BARL23	BARL22	BARL21	BARL20	•
ECPWCR ECPWCR15 ECPWCR14 ECPWCR13 ECPWCR12 ECPWCR12 ECPWCR11 ECPWCR10 ECPWCR9 ECPWCR9 ECPWCR8 ECPWCR7 ECPWCR6 ECPWCR5 ECPWCR4 ECPWCR3 ECPWCR2 ECPWCR1 ECPWCR0 ECPWCR0 ECPWDR ECPWDR15 ECPWDR14 ECPWDR13 ECPWDR12 ECPWDR11 ECPWDR10 ECPWDR9 ECPWDR8	BDR2H	BDRH27	BDRH26	BDRH25	BDRH24	BDRH23	BDRH22	BDRH21	BDRH20	•
ECPWCR7 ECPWCR6 ECPWCR5 ECPWCR4 ECPWCR3 ECPWCR2 ECPWCR1 ECPWCR0 ECPWDR ECPWDR15 ECPWDR14 ECPWDR13 ECPWDR12 ECPWDR11 ECPWDR10 ECPWDR9 ECPWDR8	BDR2L	BDRL27	BDRL26	BDRL25	BDRL24	BDRL23	BDRL22	BDRL21	BDRL20	•
ECPWDR	ECPWCR	ECPWCR15	ECPWCR14	ECPWCR13	ECPWCR12	ECPWCR11	ECPWCR10	ECPWCR9	ECPWCR8	AEC*1
		ECPWCR7	ECPWCR6	ECPWCR5	ECPWCR4	ECPWCR3	ECPWCR2	ECPWCR1	ECPWCR0	•
FCPWDR7 FCPWDR6 FCPWDR5 FCPWDR4 FCPWDR3 FCPWDR9 FCPWDR1 FCPWDR0	ECPWDR	ECPWDR15	ECPWDR14	ECPWDR13	ECPWDR12	ECPWDR11	ECPWDR10	ECPWDR9	ECPWDR8	•
LOT MIDITAL FOL MI		ECPWDR7	ECPWDR6	ECPWDR5	ECPWDR4	ECPWDR3	ECPWDR2	ECPWDR1	ECPWDR0	•





レジスタ 略称	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	モジュール
WEGR	WKEGS7	WKEGS6	WKEGS5	WKEGS4	WKEGS3	WKEGS2	WKEGS1	WKEGS0	割り込み
SPCR			SPC32	SPC31	SCINV3	SCINV2	SCINV1	SCINV0	SCI3
AEGSR	AHEGS1	AHEGS0	ALEGS1	ALEGS0	AIEGS1	AIEGS0	ECPWME		AEC*1
ECCR	ACKH1	ACKH0	ACKL1	ACKL0	PWCK2	PWCK1	PWCK0		•
ECCSR	OVH	OVL		CH2	CUEH	CUEL	CRCH	CRCL	•
ECH	ECH7	ECH6	ECH5	ECH4	ECH3	ECH2	ECH1	ECH0	
ECL	ECL7	ECL6	ECL5	ECL4	ECL3	ECL2	ECL1	ECL0	•
SMR3_1	СОМ	CHR	PE	PM	STOP	MP	CKS1	CKS0	SCI3_1
BRR3_1	BRR7	BRR6	BRR5	BRR4	BRR3	BRR2	BRR1	BRR0	•
SCR3_1	TIE	RIE	TE	RE	MPIE	TEIE	CKE1	CKE0	•
TDR3_1	TDR7	TDR6	TDR5	TDR4	TDR3	TDR2	TDR1	TDR0	
SSR3_1	TDRE	RDRF	OER	FER	PER	TEND	MPBR	MPBT	•
RDR3_1	RDR7	RDR6	RDR5	RDR4	RDR3	RDR2	RDR1	RDR0	
LPCR	DTS1	DTS0	CMX		SGS3	SGS2	SGS1	SGS0	LCD*3
LCR		PSW	ACT	DISP	CKS3	CKS2	CKS1	CKS0	•
LCR2	LCDAB	HCKS	CHG	SUPS					•
LTRMR	TRM3	TRM2	TRM1	TRM0		CTRM2	CTRM1	CTRM0	•
BGRMR	BGRSTPN					BTRM2	BTRM1	BTRM0	•
IrCR	IrE	IrCKS2	IrCKS1	IrCKS0					IrDA
SMR3_2	СОМ	CHR	PE	PM	STOP	MP	CKS1	CKS0	SCI3_2
BRR3_2	BRR7	BRR6	BRR5	BRR4	BRR3	BRR2	BRR1	BRR0	•
SCR3_2	TIE	RIE	TE	RE	MPIE	TEIE	CKE1	CKE0	•
TDR3_2	TDR7	TDR6	TDR5	TDR4	TDR3	TDR2	TDR1	TDR0	•
SSR3_2	TDRE	RDRF	OER	FER	PER	TEND	MPBR	MPBT	•
RDR3_2	RDR7	RDR6	RDR5	RDR4	RDR3	RDR2	RDR1	RDR0	•
TMWD					CKS3	CKS2	CKS1	CKS0	WDT*2
TCSRWD1	B6WI	TCWE	B4WI	TCSRWE	B2WI	WDON	BOWI	WRST	•
TCSRWD2	OVF	B5WI	WT/ĪT	B3WI	IEOVF				•
TCWD	TCW7	TCW6	TCW5	TCW4	TCW3	TCW2	TCW1	TCW0	
TCRF	TOLH	CKSH2	CKSH1	CKSH0	TOLL	CKSL2	CKSL1	CKSL0	タイマF
TCSRF	OVFH	CMFH	OVIEH	CCLRH	OVFL	CMFL	OVIEL	CCLRL	•
TCFH	TCFH7	TCFH6	TCFH5	TCFH4	TCFH3	TCFH2	TCFH1	TCFH0	
TCFL	TCFL7	TCFL6	TCFL5	TCFL4	TCFL3	TCFL2	TCFL1	TCFL0	•
OCRFH	OCRFH7	OCRFH6	OCRFH5	OCRFH4	OCRFH3	OCRFH2	OCRFH1	OCRFH0	

レジスタ 略称	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	モジュール
OCRFL	OCRFL7	OCRFL6	OCRFL5	OCRFL4	OCRFL3	OCRFL2	OCRFL1	OCRFL0	タイマF
ADRR	ADR9	ADR8	ADR7	ADR6	ADR5	ADR4	ADR3	ADR2	A/D 変換器
	ADR1	ADR0							-
AMR	CKS	TRGE			CH3	CH2	CH1	CH0	<u>-</u> '
ADSR	ADSF								-
PMR1							AEVL	AEVH	I/O ポート
OSCCR						IRQAECF	OSCF		クロック発振器
PMR3								TMOW	1/0 ポート
PMR4						TMOFH	TMOFL	TMIF	<u>-</u> '
PMR5	WKP7	WKP6	WKP5	WKP4	WKP3	WKP2	WKP1	WKP0	-
PMR9						IRQ4	PWM2	PWM1	-
PMRB				ADTSTCHG		IRQ3	IRQ1	IRQ0	-
PWCR2						PWCR22	PWCR21	PWCR20	14 ビット
PWDR2			PWDR213	PWDR212	PWDR211	PWDR210	PWDR29	PWDR28	PWM
	PWDR27	PWDR26	PWDR25	PWDR24	PWDR23	PWDR22	PWDR21	PWDR20	-
PWCR1						PWCR12	PWCR11	PWCR10	-
PWDR1			PWDR113	PWDR112	PWDR111	PWDR110	PWDR19	PWDR18	-
	PWDR17	PWDR16	PWDR15	PWDR14	PWDR13	PWDR12	PWDR11	PWDR10	-
PDR1		P16	P15	P14	P13	P12	P11	P10	I/O ポート
PDR3	P37	P36				P32	P31	P30	-
PDR4						P42	P41	P40	-
PDR5	P57	P56	P55	P54	P53	P52	P51	P50	-
PDR6	P67	P66	P65	P64	P63	P62	P61	P60	-
PDR7	P77	P76	P75	P74	P73	P72	P71	P70	-
PDR8	P87	P86	P85	P84	P83	P82	P81	P80	-
PDR9					P93	P92	P91	P90	-
PDRA					PA3	PA2	PA1	PA0	-
PDRB	PB7	PB6	PB5	PB4	PB3	PB2	PB1	PB0	-
PUCR1		PUCR16	PUCR15	PUCR14	PUCR13	PUCR12	PUCR11	PUCR10	-
PUCR3	PUCR37	PUCR36						PUCR30	-
PUCR5	PUCR57	PUCR56	PUCR55	PUCR54	PUCR53	PUCR52	PUCR51	PUCR50	-
PUCR6	PUCR67	PUCR66	PUCR65	PUCR64	PUCR63	PUCR62	PUCR61	PUCR60	-
PCR1		PCR16	PCR15	PCR14	PCR13	PCR12	PCR11	PCR10	-
PCR3	PCR37	PCR36				PCR32	PCR31	PCR30	=
PCR4						PCR42	PCR41	PCR40	=
PCR5	PCR57	PCR56	PCR55	PCR54	PCR53	PCR52	PCR51	PCR50	-



レジスタ 略称	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	モジュール
PCR6	PCR67	PCR66	PCR65	PCR64	PCR63	PCR62	PCR61	PCR60	I/O ポート
PCR7	PCR77	PCR76	PCR75	PCR74	PCR73	PCR72	PCR71	PCR70	
PCR8	PCR87	PCR86	PCR85	PCR84	PCR83	PCR82	PCR81	PCR80	
PCR9					PCR93	PCR92	PCR91	PCR90	
PCRA					PCRA3	PCRA2	PCRA1	PCRA0	
SYSCR1	SSBY	STS2	STS1	STS0	LSON	TMA3	MA1	MA0	SYSTEM
SYSCR2				NESEL	DTON	MSON	SA1	SA0	
IEGR	NMIEG	TMIFG	ADTRGNEG	IEG4	IEG3		IEG1	IEG0	割り込み
IENR1	IENRTC		IENWP	IEN4	IEN3	IENEC2	IEN1	IEN0	
IENR2	IENDT	IENAD			IENTFH	IENTFL		IENEC	
INTM							INTM1	INTM0	
IRR1				IRR4	IRR3	IRREC2	IRRI1	IRRI0	
IRR2	IRRDT	IRRAD			IRRTFH	IRRTFL		IRREC	
IWPR	IWPF7	IWPF6	IWPF5	IWPF4	IWPF3	IWPF2	IWPF1	IWPF0	
CKSTPR1	S4CKSTP* ⁴	S31CKSTP	S32CKSTP	ADCKSTP		TFCKSTP	FROMCKSTP*4	RTCCKSTP	SYSTEM
CKSTPR2	ADBCKSTP	TPUCKSTP	IICCKSTP	PW2CKSTP	AECCKSTP	WDCKSTP	PW1CKSTP	LDCKSTP	

【注】 *1 AEC: 非同期イベントカウンタ

*2 WDT: ウォッチドッグタイマ

*3 LCD: LCD コントローラ / ドライバ

*4 フラッシュメモリ版のみ有効です。マスク ROM 版では、リザーブビットとなります。

23.3 各動作モードにおけるレジスタの状態

レジスタ 略称	リセット	アクティブ	スリープ	ウォッチ	サブ アクティブ	サブ スリープ	スタンバイ	モジュール
SCR4	初期化							SCR4
SCSR4	初期化							-
TDR4	初期化							-
RDR4	初期化							-
FLMCR1	初期化						初期化	ROM
FLMCR2	初期化							-
FLPWCR	初期化							-
EBR1	初期化						初期化	-
FENR	初期化							-
TSTR	初期化							TPU
TSYR	初期化							-
TCR_1	初期化							TPU_1
TMDR_1	初期化							-
TIOR_1	初期化							-
TIER_1	初期化							-
TSR_1	初期化							-
TCNT_1	初期化							-
TGRA_1	初期化							-
TGRB_1	初期化							-
TCR_2	初期化							TPU_2
TMDR_2	初期化							-
TIOR_2	初期化							-
TIER_2	初期化							-
TSR_2	初期化							-
TCNT_2	初期化							=
TGRA_2	初期化							-
TGRB_2	初期化							=
RTCFLG								RTC
RSECDR								-
RMINDR								-

レジスタ 略称	リセット	アクティブ	スリープ	ウォッチ	サブ アクティブ	サブ スリープ	スタンバイ	モジュール
RHRDR								RTC
RWKDR								_
RTCCR1								_
RTCCR2								_
SUB32CR	初期化							クロック発振器
RTCCSR	初期化							RTC
ICCR1	初期化							IIC2
ICCR2	初期化							_
ICMR	初期化							_
ICIER	初期化							_
ICSR	初期化							_
SAR	初期化							_
ICDRT	初期化							_
ICDRR	初期化							_
IPRA	初期化							割り込み
IPRB	初期化							_
IPRC	初期化							_
IPRD	初期化							_
IPRE	初期化							_
ABRKCR2	初期化							アドレス
ABRKSR2	初期化							ブレーク
BAR2H	初期化							_
BAR2L	初期化							_
BDR2H								=
BDR2L								_
ECPWCR	初期化							AEC*1
ECPWDR	初期化							=
WEGR	初期化							割り込み
SPCR	初期化							SCI3
AEGSR	初期化							AEC*1
ECCR	初期化							-
ECCSR	初期化							_
ECH	初期化							_
ECL	初期化							_
SMR3_1	初期化			初期化			初期化	SCI3_1
BRR3_1	初期化			初期化			初期化	=

レジスタ 略称	リセット	アクティブ	スリープ	ウォッチ	サブ アクティブ	サブ スリープ	スタンバイ	モジュール
SCR3_1	初期化			初期化			初期化	SCI3_1
TDR3_1	初期化			初期化			初期化	_
SSR3_1	初期化			初期化			初期化	_
RDR3_1	初期化			初期化			初期化	_
LPCR	初期化							LCD
LCR	初期化							-
LCR2	初期化							-
LTRMR	初期化							-
BGRMR	初期化							-
IrCR	初期化			初期化			初期化	IrDA
SMR3_2	初期化			初期化			初期化	SCR3_2
BRR3_2	初期化			初期化			初期化	-
SCR3_2	初期化			初期化			初期化	_
TDR3_2	初期化			初期化			初期化	_
SSR3_2	初期化			初期化			初期化	_
RDR3_2	初期化			初期化			初期化	_
TMWD	初期化							WDT*2
TCSRWD1	初期化							-
TCSRWD2	初期化							-
TCWD	初期化							-
TCRF	初期化							タイマF
TCSRF	初期化							-
TCFH	初期化							_
TCFL	初期化							-
OCRFH	初期化							_
OCRFL	初期化							_
ADRR								A/D 変換器
AMR	初期化							_
ADSR	初期化							=
PMR1	初期化							I/O ポート
OSCCR	初期化							クロック発振器
PMR3	初期化							I/O ポート
PMR4	初期化							=
PMR5	初期化							=
PMR9	初期化							=
PMRB	初期化							=

レジスタ 略称	リセット	アクティブ	スリープ	ウォッチ	サブ アクティブ	サブ スリープ	スタンバイ	モジュール
PWCR2	初期化							14 ビット
PWDR2	初期化							PWM
PWCR1	初期化							-
PWDR1	初期化							-
PDR1	初期化							I/O ポート
PDR3	初期化							-
PDR4	初期化							-
PDR5	初期化							-
PDR6	初期化							-
PDR7	初期化							-
PDR8	初期化							-
PDR9	初期化							-
PDRA	初期化							=
PDRB	初期化							-
PUCR1	初期化							-
PUCR3	初期化							-
PUCR5	初期化							-
PUCR6	初期化							-
PCR1	初期化							-
PCR3	初期化							-
PCR4	初期化							-
PCR5	初期化							-
PCR6	初期化							-
PCR7	初期化							-
PCR8	初期化							-
PCR9	初期化							-
PCRA	初期化							-
SYSCR1	初期化							SYSTEM
SYSCR2	初期化							-
IEGR	初期化							割り込み
IENR1	初期化							-
IENR2	初期化							=
INTM	初期化							-
IRR1	初期化							=
IRR2	初期化							=
IWPR	初期化							-

レジスタ 略称	リセット	アクティブ	スリープ	ウォッチ	サブ アクティブ	スタンバイ	モジュール
CKSTPR1	初期化						SYSTEM
CKSTPR2	初期化						•

【注】 - は初期化されません。

*1 AEC: 非同期イベントカウンタ
 *2 WDT: ウォッチドッグタイマ
 *3 LCD: LCD コントローラ / ドライバ

24. 電気的特性

24.1 F-ZTAT 版の絶対最大定格

絶対最大定格を表 24.1 に示します。

表 24.1 絶対最大定格

	項目	記号	規格値	単位	備考
電源電圧		V _{cc}	- 0.3 ~ + 4.3	V	*1
アナログ電源電圧		AV _{cc}	- 0.3 ~ + 4.3	V	
入力電圧	ポートB以外	V _{in}	- 0.3 ~ V _{cc} + 0.3	V	
	ポートB	AV _{in}	- 0.3 ~ AV _{cc} + 0.3	V	
動作温度		T_{opr}	- 20~ + 75(通常仕様品)*²		
			- 40 ~ +85		
			(広温度範囲仕様品)*2		
			+ 75 (チップ出荷品) *³		
保存温度		T_{stg}	- 55 ~ + 125		


- 【注】 *1 絶対最大定格をこえて LSI を使用した場合、LSI の永久破壊となることがあります。また、通常動作では、「電気的特性」の条件で使用することが望ましく、この条件をこえると LSI の誤動作の原因になるとともに、LSI の信頼性に悪影響をおよぼすことがあります。
 - *2 フラッシュメモリの読み出し時動作電圧が V_{cc} = 2.7 ~ 3.6V の場合、書き込み / 消去時の動作温度範囲は Ta=-20 ~ +75 です。フラッシュメモリの読み出し時動作電圧が V_{cc} = 1.8 ~ 3.6V の場合、書き込み / 消去時の動作温度範囲は Ta=-20 ~ +50 です。
 - *3 通電して良い温度は 20~+75 です。

24.2 F-ZTAT 版の電気的特性


24.2.1 電源電圧と動作範囲

電源電圧と動作範囲(網かけ部)を以下に示します。


(1) 電源電圧と発振周波数の範囲



(2) 電源電圧と動作周波数の範囲



(3) アナログ電源電圧と A/D 変換器の動作範囲



24.2.2 DC 特性

DC 特性を表 24.2 に示します。

表 24.2 DC 特性

(特記なき場合、 $V_{cc} = 1.8 \sim 3.6 V$ 、 $AV_{cc} = 1.8 \sim 3.6 V$ 、 $V_{ss} = AV_{ss} = 0.0 V$)

項目	記号	適用端子	測定条件		規格値		単位	備考
				min.	typ.	max.		
入力 High	V _{IH}	RES, NMI*3,		0.9V _{cc}		V _{cc} + 0.3	٧	
レベル電圧		WKP0 ~ WKP7,						
		ĪRQ4, AEVL, AEVH,						
		TMIF、 ADTRG、						
		SCK32、SCK31、						
		SCK4						
		IRQ0、IRQ1、IRQ3		0.9V _{cc}		AV _{cc} + 0.3	٧	
		RXD32、RXD31		0.8V _{cc}		V _{cc} + 0.3	٧	
		OSC1		0.9V _{cc}		V _{cc} + 0.3	٧	
		X1	V _{cc} = 2.7 ~ 3.6V	0.9V _{cc}		V _{cc} + 0.3	٧	
		P10~P16、		0.8V _{cc}		V _{cc} + 0.3	٧	
		P30 ~ P32、						
		P36、P37、						
		P40 ~ P42、						
		P50 ~ P57、						
		P60 ~ P67、						
		P70 ~ P77、						
		P80 ~ P87、						
		P90 ~ P93、						
		PA0~PA3、						
		TCLKA、TCLKB、						
		TCLKC、TIOCA1、						
		TIOCA2、TIOCB1、						
		TIOCB2、SCL、SDA						
		PB0 ~ PB7		0.8V _{cc}		AV _{cc} + 0.3	V	
		IRQAEC		0.9V _{cc}		V _{cc} + 0.3	V	

項目	記号	適用端子	測定条件		規格値		単位	備考
				min.	typ.	max.		
入力 Low レベル電圧	V _{IL}	RES、NMI*3、 WKPO~WKP7、 IRQ0、IRQ1、IRQ3、 IRQ4、IRQAEC、 AEVL、AEVH、TMIF、 ADTRG、SCK32、 SCK31、SCK4		- 0.3		0.1V _{cc}	V	
		RXD32、RXD31		- 0.3		0.2V _{cc}	V	
		OSC1		- 0.3		0.1V _{cc}	٧	
		X1	V _{cc} = 2.7 ~ 3.6V	- 0.3		0.1V _{cc}	V	
		P10 ~ P16, P30 ~ P32, P36, P37, P40 ~ P42, P50 ~ P57, P60 ~ P67, P70 ~ P77, P80 ~ P87, P90 ~ P93, PA0 ~ PA3, TCLKA, TCLKB, TCLKC, TIOCA1, TIOCB1, TIOCA2, TIOCB2, SCL, SDA, PB0 ~ PB7		- 0.3		0.2V _{cc}	V	
出力 High レベル電圧	V _{OH}	P10 ~ P16, P30 ~ P32, P36, P37, P40 ~ P42, P50 ~ P57, P60 ~ P67, P70 ~ P77, P80 ~ P87, PA0 ~ PA3	$I_{OH} = 1.0 \text{mA}$ $V_{CC} = 2.7 \sim 3.6 \text{V}$ $I_{OH} = 0.1 \text{mA}$	V _{cc} - 1.0 V _{cc} - 0.3			V	
		1.00 1.00	$V_{\rm CC} = 2.7 \sim 3.6 \text{V}$	V cc 1.0				
			I _{OH} = 0.1mA	V _{cc} - 0.3				

項目	記号	適用端子	測定条件		規格値		単位	備考
				min.	typ.	max.		
出力 Low レベル 電圧	V _{oL}	P10 ~ P16, P30 ~ P32, P36, P37, P40 ~ P42, P50 ~ P57, P60 ~ P67, P70 ~ P77, P80 ~ P87, PA0 ~ PA3	I _{oL} = 0.4mA			0.5	٧	
		P90 ~ P93	I _{oL} = 15mA, Vcc=2.7 ~ 3.6V			1.0	V	
			I _{oL} = 10mA, Vcc=2.2 ~ 3.6V			0.5		
			I _{oL} = 8mA V _{cc} = 1.8 ~ 3.6V			0.5		
		SCL, SDA	$V_{cc} = 2.0 \sim 3.6V$ $I_{oL} = 3.0 \text{mA}$			0.4	V	
			$V_{cc} = 1.8 \sim 2.0V$ $I_{oL} = 3.0 \text{mA}$			0.2V _{cc}		
入出カリーク電流		NMI*3, OSC1, X1, P10 ~ P16, P30 ~ P32, P36, P37, P40 ~ P42, P50 ~ P57, P60 ~ P67, P70 ~ P77, P80 ~ P87, IRQAEC, PA0 ~ PA3, P90 ~ P93	V _{IN} = 0.5V ~ V _{CC} - 0.5V			1.0	μΑ	
プルアップ MOS	- I _p	PB0 ~ PB7	$V_{IN} = 0.5V \sim AV_{CC} - 0.5V$ $V_{CC} = 3.0V, V_{IN} = 0V$	30		1.0	μΑ	
電流	°p	P30、 P36、P37、 P50 ~ P57、 P60 ~ P67	TOO STORY IN	33		.30	het,	
入力容量*4	C _{IN}	電源端子を除く 全入力端子	$f = 1MHz$, $V_{IN} = 0V$, $Ta = 25$			15.0	pF	

項目	記号	適用端子	測定条件		規格値		単位	備考
				min.	typ.	max.		
アクティブモード 消費電流	I _{OPE1}	V _{cc}	アクティブ (高速) モード、 V _{cc} = 1.8V、f _{osc} = 2MHz		1.1		mA	max 目安 = 1.1 × typ * ¹ * ² * ⁵
			アクティブ (高速) モード、 V _{cc} = 3.0V、f _{osc} = 4MHz		3.0			max 目安 = 1.1 × typ * ¹ * ²
			アクティブ (高速) モード、 V _{cc} = 3.0V、f _{osc} = 10MHz		6.6	10		*1 *2
	I _{OPE2}	V _{cc}	アクティブ (中速) モード、 V _{cc} = 1.8V、f _{osc} = 2MHz、 _{osc} /64 時		0.4		mA	max 目安 = 1.1 × typ * ¹ * ² * ⁵
			アクティブ (中速) モード、 V _{cc} = 3.0V、f _{osc} = 4MHz、 _{osc} /64 時		0.7			max 目安 = 1.1 × typ * ¹ * ²
			アクティブ (中速) モード、 V _{cc} = 3.0V、f _{osc} = 10MHz、 _{osc} /64 時		1.1	1.8		*1 *2
スリープモード 消費電流	I _{SLEEP}	V _{cc}	$V_{CC} = 1.8V$, $f_{OSC} = 2MHz$		0.7		mA	max 目安 = 1.1 × typ * ¹ * ² * ⁵
			$V_{CC} = 3.0V$, $f_{OSC} = 4MHz$		1.7			max 目安 = 1.1 × typ * ¹ * ²
			$V_{CC} = 3.0V$, $f_{OSC} = 10MHz$		3.5	5.0		*1 *2
サブアクティブ モード消費電流	I _{SUB}	V _{cc}	V _{cc} = 2.7V、LCD 点灯 32kHz 水晶発振子使用時 (_{SUB} = _w /8)		10		μА	* ¹ * ² 参考値
			V _{cc} = 2.7V、LCD 点灯 32kHz 水晶発振子使用時 (_{SUB} = _w /2)		25	50		*1 *2
サブスリープ モード消費電流	I _{SUBSP}	V _{cc}	V _{cc} = 2.7V、LCD 点灯 32kHz 水晶発振子使用時 (_{SUB} = _w /2)		4.8	16.0	μА	*1 *2
ウォッチモード 消費電流	I _{watch}	V _{cc}	V_{cc} = 1.8 V 、 Ta = 25 32 k Hz 水晶発振子使用時 LCD 未使用		0.4		μА	* ¹ * ² * ⁵ 参考値
			V _{cc} = 2.7V、 32kHz 水晶発振子使用時 LCD 未使用		2.0	6.0		*1 *2
スタンバイ モード消費電流	I _{STBY}	V _{cc}	V _∞ = 1.8V、Ta = 25 32kHz 水晶発振子未使用時		0.4		μА	* ¹ * ² 参考値
			V _{cc} = 3.0V、Ta = 25 32kHz 水晶発振子未使用時		0.6			* ¹ * ² 参考値
			32kHz 水晶発振子未使用時		1.0	5.0		*1 *2
			V _{cc} = 3.0V 32KSTOP = 1 のとき		0.3			* ¹ * ² 参考値

項目	記号	適用端子	測定条件		規格値		単位	備考
				min.	typ.	max.		
RAM データ 保持電圧	V _{RAM}	V _{cc}		1.5			V	
出力 Low レベル許容電流	I _{OL}	ポート 9 以外の出力端子				0.5	mA	
(1 端子当たり)		P90 ~ P93				15.0		
出力 Low レベル許容電流	I _{oL}	ポート 9 以外の出力端子				20.0	mA	
(総和)		ポート 9				60.0		
出力 High	- I _{он}	全出力端子	Vcc = 2.7 ~ 3.6V			2.0	mA	
レベル許容電流 (1 端子当たり)			Vcc = 1.8 ~ 3.6V			0.2		
出力 High レベル許容電流 (総和)	- I _{он}	全出力端子				10.0	mA	

【注】 *1 消費電流測定時の端子の状態

モード	RES 端子	内部状態	各端子	LCD 電源	発振端子
アクティブ (高速) モード (l _{ope1}) アクティブ (中速)	V _{cc}	CPU のみ動作 WDT 内蔵発振器 OFF	V _{cc}	停止	システムクロック発振器: 水晶発振子 サブクロック発振器:
モード(I _{OPE2}) スリープモード	V _{cc}	内蔵の全タイマのみ動作 WDT 内蔵発振器 OFF	V _{cc}	停止	X1 端子 = GND
サブアクティブ モード	V _{cc}	CPU のみ動作 WDT 内蔵発振器 OFF	V _{cc}	停止	システムクロック発振器: 水晶発振子
サブスリープ モード	V _{cc}	内蔵の全タイマのみ動作 CPU は停止 WDT 内蔵発振器 OFF	V _{cc}	停止	サブクロック発振器: 水晶発振子
ウォッチモード	V _{cc}	時計用タイムベースのみ動作 CPU は停止 WDT 内蔵発振器 OFF	V _{cc}	停止	
スタンパイモード	V _{cc}	CPU、タイマともに停止 WDT 内蔵発振器 OFF	V _{cc}	停止	システムクロック発振器: 水晶発振子 サブクロック発振器: X1 端子 = GND (32KSTOP = 0 のとき)

- *2 プルアップ MOS や出力バッファに流れる電流は除きます。
- *3 リセット解除時のユーザモード/ブートモード判定に使用します。
- *4 TLP-85V のパッケージは除きます。
- *5 4MHz 版のみとなります。

24.2.3 AC 特性

制御信号タイミングを表 24.3 に、シリアルインタフェースタイミングを表 24.4 に、 1 C バスインタフェースタイミングを表 24.5 に示します。

表 24.3 制御信号タイミング

(特記なき場合、 V_{cc} = 1.8 ~ 3.6V、 AV_{cc} = 1.8 ~ 3.6V、 V_{ss} = AV_{ss} = 0.0V)

項目	記号	適用端子	測定条件		規格値		単位	参照図
				min.	typ.	max.		
システムクロック	f _{osc}	OSC1、OSC2	V _{cc} = 2.7 ~ 3.6V	2.0		10.0	MHz	
発振器発振周波数			V _{cc} = 1.8 ~ 3.6V	2.0		4.2		
OSC クロック(osc)	t _{osc}	OSC1、OSC2	V _{CC} = 2.7 ~ 3.6V	100		500	ns	図 24.2* ²
サイクル時間						(1000)		
			V _{CC} = 1.8 ~ 3.6V	238		500		
						(1000)		
システムクロック	t _{cyc}			1		64	t _{osc}	
()サイクル時間						64	μs	
サブクロック発振器	f _w	X1、X2			32.768		kHz	
発振周波数					または			
					38.4			
ウォッチクロック (_w)サイクル時間	t _w	X1、X2			30.5 または		μs	図 24.2
(W) A J D MH41EI					26.0			
サブクロック(_{SUB})	t _{subcyc}			2		8	t _w	*1
サイクル時間	Suboyo							
インストラクション				2			t _{cyc}	
サイクル時間							t _{subcyc}	
発振安定時間	t _{rc}	OSC1、OSC2	水晶発振子		0.8	2.0	ms	
			(Vcc = 2.7 ~ 3.6V)					
			水晶発振子 (Vcc = 2.2 ~ 3.6V)		1.2	3	ms	
			セラミック発振子		20	AF		
			ゼラミック発派士 (Vcc=2.2~3.6V)		20	45	μs	
			セラミック発振子		80		μs	
			(上記以外)			50		
		V4 V0	上記以外			50	ms	
		X1、X2	V _{CC} = 2.2 ~ 3.6V			2.0	S	図 5.7
			上記以外		4			

項目	記号	適用端子	測定条件		規格値		単位	参照図
				min.	typ.	max.	1	
外部クロック	t _{CPH}	OSC1	V _{CC} = 2.7 ~ 3.6V	40			ns	図 24.2
High レベル幅			V _{CC} = 1.8 ~ 3.6V	95				
		X1			15.26		μs	
					または			
					13.02			
外部クロック	t _{CPL}	OSC1	V _{CC} = 2.7 ~ 3.6V	40			ns	図 24.2
Low レベル幅			V _{CC} = 1.8 ~ 3.6V	95				_
		X1			15.26		μs	
					または 13.02			
外部クロック	t _{CPr}	OSC1	V _{cc} = 2.7 ~ 3.6V		10.02	10	ns	図 24.2
立ち上がり時間	*CPr		V _{CC} = 1.8 ~ 3.6V			24	- 110	E 21.2
		X1	V _{CC} = 1.0 0.0V			55.0	1	
外部クロック	t _{cpf}	OSC1	V _{cc} = 2.7 ~ 3.6V			10	ns	図 24.2
立ち下がり時間	CPf	0001	V _{CC} = 1.8 ~ 3.6V			24		A 24.2
		X1	V _{CC} = 1.0 0.0V			55.0	1	
RES 端子	+	RES		10		33.0	+	図 24.3*³
Low レベル幅	t _{REL}	TIES		10			t _{cyc}	Z 24.0
入力端子	t _{IH}	IRQ0、IRQ1、NMI、		2			t _{cyc}	図 24.4
High レベル幅	in .	ĪRQ3、ĪRQ4、					t _{subcyc}	
		IRQAEC,					subcyc	
		WKP0 ~ WKP7,						
		TMIF、ADTRG、	V 07 00V	50				_
		AEVL、AEVH	V _{cc} = 2.7 ~ 3.6V	50			ns	
		TOUGH TOUGH	V _{CC} = 1.8 ~ 3.6V	110				E 04 =
	t _{TCKWH}	TCLKA、TCLKB、 TCLKC、TIOCA1、	単エッジ指定	1.5			t _{cyc}	図 24.7
		TIOCB1、TIOCA2、	両エッジ指定	2.5				
		TIOCB2						
入力端子	t _{IL}	ĪRQ0、ĪRQ1、NMI、		2			t _{cyc}	図 24.4
Low レベル幅		ĪRQ3、ĪRQ4、					t _{subcyc}	
		IRQAEC, WKP0 ~ WKP7,						
		TMIF、 ADTRG、						
		AEVL、AEVH	V _{cc} = 2.7 ~ 3.6V	50			ns	1
		,	V _{cc} = 1.8 ~ 3.6V	110			1	
	t _{TCKWL}	TCLKA, TCLKB,	単エッジ指定	1.5			t _{cyc}	図 24.7
	-ICKWL	TCLKC, TIOCA1,	ーニッジ指定 一両エッジ指定	2.5			-cyc	
		TIOCB1、TIOCA2、	13-17 Jak	2.5				
		TIOCB2						

[【]注】 *1 システムコントロールレジスタ 2 (SYSCR2)の SA1、SA0 の設定により決定します。

^{*2} ()内の数値は外部クロックを使用する場合の t_{osc} max.です。

^{*3} パワーオンリセット特性は表 24.8 および図 24.1 を参照してください。

27. EXMINIT

表 24.4 シリアルインタフェースタイミング

(特記なき場合、 $\rm V_{cc}$ = 1.8 ~ 3.6V、AV $_{cc}$ = 1.8 ~ 3.6V、V $_{ss}$ = AV $_{ss}$ = 0.0V)

項目		記号	測定条件		規格値		単位	参照図
				min.	typ.	max.		
入力	調步同期	t _{scyc}		4			t	図 24.5
クロックサイクル	クロック同期			6			または	
							t _{subcyc}	
入力クロックパルス	入力クロックパルス幅			0.4		0.6	t _{scyc}	図 24.5
送信データ遅延時間]	t _{TXD}				1	t	図 24.6
(クロック同期)							または	
							t _{subcyc}	
受信データセットア	'ップ時間	t _{RXS}		238			ns	図 24.6
(クロック同期)			V _{cc} = 2.7 ~ 3.6V	100				
受信データホールド時間		t _{RXH}		238			ns	図 24.6
(クロック同期)			V _{cc} = 2.7 ~ 3.6V	100				

表 24.5 ピ バスインタフェースタイミング

(特記なき場合、Vcc = 1.8 \sim 3.6V、 AV_{cc} = 1.8 \sim 3.6V、Vss = 0.0V、Ta = -20 \sim +75)

項目	記号	測定条件	規格値		単位	参照図	
			min.	typ.	max.		
SCL 入力サイクル時間	t _{scl}		12tcyc + 600			ns	図 24.8
SCL 入力 High パルス幅	t _{sclh}		3tcyc + 300			ns	
SCL 入力 Low パルス幅	t _{scll}		5tcyc + 300			ns	
SCL、SDA 入力立ち下がり時間	t _{sf}				300	ns	
SCL、SDA 入力スパイク	t _{sp}				1tcyc	ns	
パルス除去時間							
SDA 入力バスフリー時間	t _{BUF}		5tcyc			ns	
開始条件入力ホールド時間	t _{stah}		3tcyc			ns	
再送開始条件入力セットアップ時間	t _{stas}		3tcyc			ns	
停止条件入力セットアップ時間	t _{stos}		3tcyc			ns	
データ入力セットアップ時間	t _{sdas}		1tcyc + 20			ns	
データ入力ホールド時間	t _{sdah}		0			ns	
SCL、SDA の容量性負荷	Cb		0		400	pF	
SCL、SDA 出力立ち下がり時間	t _{sf}				300	ns	

24.2.4 A/D 変換器特性

A/D 変換器特性を表 24.6 に示します。

表 24.6 A/D 变換器特性

(特記なき場合、 V_{cc} = 1.8 ~ 3.6V、 V_{ss} = AV $_{ss}$ = 0.0V)

項目	記号	適用端子	測定条件		規格値	<u> </u>	単位	備考
				min.	typ.	max.		
アナログ電源電圧	AV _{cc}	AV _{cc}		1.8		3.6	V	*1
アナログ入力電圧	AV	AN0 ~ AN7		- 0.3		AV _{cc} + 0.3	٧	
アナログ電源電流	Al _{ope}	AV _{cc}	AV _{cc} = 3.0V			1.0	mA	
	Al _{STOP1}	AV _{cc}			600		μΑ	*2
								参考值
	Al _{STOP2}	AV _{cc}				5	μΑ	*3
アナログ入力容量	C _{AIN}	AN0 ~ AN7				15.0	pF	
許容信号源	R _{AIN}					10.0	k	
インピーダンス								
分解能(データ長)						10	bits	
非直線性誤差			$AV_{cc} = 2.7 \sim 3.6V$			± 3.5	LSB	
			V _{cc} = 2.7 ~ 3.6V					
			AV _{cc} = 2.0 ~ 3.6V			± 5.5		
			V _{CC} = 2.0 ~ 3.6V					
			上記以外			± 7.5		*4
量子化誤差						± 0.5	LSB	
絶対精度			$AV_{CC} = 2.7 \sim 3.6V$			± 4.0	LSB	
			V _{CC} = 2.7 ~ 3.6V					
			AV _{cc} = 2.0 ~ 3.6V			± 6.0		
			V _{cc} = 2.0 ~ 3.6V					
			上記以外			± 8.0		*4
変換時間			AV _{cc} = 2.7 ~ 3.6V	6.2		124	μs	
			V _{cc} = 2.7 ~ 3.6V	1				
			AV _{cc} = 2.0 ~ 3.6V	14.7		124		
			V _{cc} = 2.0 ~ 3.6V					
			上記以外	31		124		

- 【注】 *1 A/D 変換器を使用しない場合は $AV_{cc} = V_{cc}$ としてください。
 - *2 AI_{STOPI} はアクティブモード、スリープモードでの A/D 変換待機時の電流値です。
 - *3 AI_{Strop2} はリセット、スタンパイモード、ウォッチモード、サブアクティブモード、およびサブスリープモードでの A/D 変換待機時の電流値です。
 - *4 変換時間は 31µs です。

24.2.5 LCD 特性

LCD 特性を表 24.7 に示します。

表 24.7 LCD 特性

(特記なき場合、 V_{cc} = 1.8 ~ 3.6V、 AV_{cc} = 1.8 ~ 3.6V、 V_{ss} = AV_{ss} = 0.0V)

項目	記号	適用端子	測定条件	規格値			単位	備考
				min.	typ.	max.		
セグメントドライバ	V _{DS}	SEG1 ~ SEG32	I _D = 2μΑ			0.6	V	*1
降下電圧			V1 = 2.7 ~ 3.6V					
コモンドライバ	V _{DC}	COM1 ~ COM4	I _D = 2μA			0.3	V	*1
降下電圧			V1 = 2.7 ~ 3.6V					
LCD 電源分割抵抗	R _{LCD}		V1 - V _{ss} 間	1.5	3.0	7.0	М	
液晶表示電圧	V _{LCD}	V1		2.2		3.6	V	*2
V3 電源電圧	V _{LCD3}	V3	V3 - V _{ss} 間	0.9	1.0	1.1	V	*3*4
V2 電源電圧	V _{LCD2}	V2	V2 - V _{ss} 間		2.0 (V _{LCD3} x 2)		٧	*3*4
V1 電源電圧	V _{LCD1}	V1	V1 - V _{ss} 間		3.0 (V _{LCD3} x 3)		V	*3*4
3V 定電圧	LCD	Vcc	Vcc=3.0V	-	20		μΑ	参考值
LCD 電源回路			昇圧用クロック					*4*5
消費電流			125kHz					

- 【注】 *1 電源端子 V1、V2、V3、 V_{ss} から各セグメント端子またはコモン端子までの電圧降下です。
 - *2 液晶表示電圧を外部電源より供給する場合は、V1 V2 V3 $V_{\rm ss}$ の関係を維持してください。
 - *3 LCD 電源分割抵抗を切り離し、3V 定電圧電源回路を駆動したときの電圧値です。
 - *4 V3 の電圧が 1.0V 設定時。レジスタ (BGRMR) の設定値範囲については、「19.3.5 BGR コントロールレジスタ (BGRMR)」を参照してください。
 - *5 バンドギャップリファレンス回路(BGR)(動作)の消費電流を含みます。


24.2.6 パワーオンリセット回路特性

表 24.8 パワーオンリセット回路特性

(特記なき場合、 V_{cc} = 1.8 ~ 3.6V、 AV_{cc} = 1.8 ~ 3.6V、 V_{ss} = AV_{ss} = 0.0V、

Ta = -20~+75 (通常仕様品)、Ta = -40+85 (広温度仕様品))

項目	記号	測定条件		規格値	単位	参照図	
			min.	typ.	max.		
リセット電圧	V_rst		0.7V _{cc}	0.8V _{cc}	0.9V _{cc}	V	図 24.1
電源立ち上がり時間	t_vtr		00	がり時間は、F してください		がり時間の	
リセットカウント時間	t_out		0.8		4.0	μs	
カウント開始時間	t_cr		RES 端子の				
内蔵プルアップ抵抗	R _P	Vcc = 3.0V	60	100		k	図 21.1





24.2.7 ウォッチドッグタイマ特性

表 24.9 ウォッチドッグタイマ特性

(特記なき場合、 V_{cc} = 1.8 ~ 3.6V、 AV_{cc} = 1.8 ~ 3.6V、 V_{ss} = AV_{ss} = 0.0V、

Ta = -20~+75 (通常仕様品)、Ta = -40+85 (広温度仕様品))

項目	記号	適応端子	測定条件	規格値		単位	備考	
				min.	typ.	max.		
内蔵発振器 オーバフロー時間	t _{ovf}			0.2	0.4		S	

24.2.8 フラッシュメモリ特性【暫定仕様】

表 24.10 フラッシュメモリ特性

条件 A: $AV_{cc} = 2.7 \sim 3.6V$ 、 $V_{ss} = AV_{ss} = 0V$ 、

V_{cc} = 2.7~3.6V (読み出し時の動作電圧範囲)、

V_{cc} = 3.0~3.6V(書き込み/消去時の動作電圧範囲)、

Ta = -20~+75 (書き込み/消去時の動作温度範囲:通常仕様品、広温度範囲仕様品、チップ出荷品)

条件 B: $AV_{cc} = 1.8 \sim 3.6 V$ 、 $V_{ss} = AV_{ss} = 0 V$ 、

V_{cc} = 1.8~3.6V (読み出し時の動作電圧範囲)、

V_{cc} = 3.0 ~ 3.6V (書き込み/消去時の動作電圧範囲)、

Ta = -20~+50 (書き込み/消去時の動作温度範囲:通常仕様品、広温度範囲仕様品)

項目		記号	測定条件		規格値		単位
				min.	typ.	max.	
書き込み時間	(128 バイト当たり)* ¹ * ² * ⁴	t _p			7	200	ms
消去時間 (1	ブロック当たり)* ¹ * ³ * ⁶	t _E			100	1200	ms
書き替え回数		N _{wec}		1000*8*11	10000*9		0
				100*8*12	10000*9		
データ保持時	間	t _{DRP}		10*10			年
書き込み時	SWE ビットセット後の待機時間*¹	х		1			μs
	PSU ビットセット後の待機時間* ¹	у		50			μs
	P ビットセット後の待機時間* ¹ * ⁴	z1	1 n 6	28	30	32	μs
		z2	7 n 1000	198	200	202	μs
		z3	追加書き込み	8	10	12	μs
	P ビットクリア後の待機時間* ¹			5			μs
	PSU ビットクリア後の待機時間* ¹			5			μs
	PV ビットセット後の待機時間*1			4			μs
	ダミーライト後の待機期間*1			2			μs
	PV ビットクリア後の待機時間*1			2			μs
	SWE ビットクリア後の待機時間*¹			100			μs
	最大書き込み回数*1 *4 *5	N				1000	

項目			測定条件		規格値		単位
				min.	typ.	max.	
消去時	SWE ビットセット後の待機時間* ¹	х		1			μs
	ESU ビットセット後の待機時間* ¹	у		100			μs
	E ビットセット後の待機時間* ¹ * ⁶	z		10		100	ms
	E ビットクリア後の待機時間* ¹			10			μs
	ESU ビットクリア後の待機時間* ¹			10			μs
	EV ビットセット後の待機時間*¹			20			μs
	ダミーライト後の待機期間*1			2			μs
	EV ビットクリア後の待機時間*¹			4			μs
	SWE ビットクリア後の待機時間* ¹			100			μs
	最大消去回数* ¹ * ⁶ * ⁷	N				120	


- 【注】 *1 各時間の設定は、プログラム/イレースのアルゴリズムに従い行ってください。
 - *2 128 バイト当たりの書き込み時間で、フラッシュメモリコントロールレジスタ 1 (FLMCR1)の P ビットをセットしているトータル期間を示します。プログラムベリファイ時間は含みません。
 - *3 1 プロックを消去する時間で、フラッシュメモリコントロールレジスタ 1 (FLMCR1) の E ビットをセットしているトータル期間を示します。イレースベリファイ時間は含まれません。
 - *4 書き込み時間の最大値(tp(MAX)) = P ビットセット後の待機時間(z) x 最大書き込み回数(N)
 - *5 最大書き込み回数(N)は、実際の z1、z2、z3 の設定値に合わせ、書き込み時間の最大値 tp(MAX)以下となるように設定してください。また、P ビットセット後の待機時間(z1、z2)は、下記のように書き込み回数(n)の値によって切り替えてください。

書き込み回数 n

1 n 6 z1 = 30 μs

7 n 1000 z2 = 200 μ s

- *6 消去時間の最大値(te(MAX)) = E ビットセット後の待機時間(z) x 最大消去回数(N)
- *7 最大消去回数(N)は、実際の(z)の設定値に合わせ、消去時間の最大値(te(MAX))以下となるように設定してください。
- *8 書き換え後のすべての特性を保証する min 回数です(保証は 1~ min 値の範囲です)。
- *9 25 のときの参考値です(通常この値まで書き換えは機能するという目安です)。
- *10 書き換えが min 値を含む仕様範囲内で行われたときのデータ保持特性です。
- *11 読み出し時の動作電圧範囲が 2.7~3.6V の場合に適用します。
- *12 読み出し時の動作電圧範囲が 1.8~3.6V の場合に適用します。





24.3 マスク ROM 版の絶対最大定格

絶対最大定格を表 24.11 に示します。

表 24.11 絶対最大定格

	項目	記号	規格値	単位	備考
電源電圧		V _{cc}	- 0.3 ~ + 4.3	V	*1
アナログ電源	電圧	AV _{cc}	- 0.3 ~ + 4.3	V	
入力電圧	ポートB以外	V _{in}	- 0.3 ~ V _{cc} + 0.3	V	
	ポートB	AV _{in}	- 0.3 ~ AV _{cc} + 0.3	V	
動作温度		T _{opr}	- 20~+75(通常仕様品)		
			- 40 ~ +85		
			(広温度範囲仕様品)		
			+75 (チップ出荷品)* ²		
保存温度		T _{stg}	- 55 ~ + 125		

[【]注】 *1 絶対最大定格をこえて LSI を使用した場合、LSI の永久破壊となることがあります。また、通常動作では、「電気的特性」の条件で使用することが望ましく、この条件をこえると LSI の誤動作の原因になるとともに、LSI の信頼性に悪影響をおよぼすことがあります。


^{*2} 通電して良い温度は - 20~+75 です。

24.4 マスク ROM 版の電気的特性


24.4.1 電源電圧と動作範囲

電源電圧と動作範囲(網かけ部)を以下に示します。


(1) 電源電圧と発振周波数の範囲



(2) 電源電圧と動作周波数の範囲



(3) アナログ電源電圧と A/D 変換器の動作範囲



24.4.2 DC 特性

DC 特性を表 24.12 に示します。

表 24.12 DC 特性

(特記なき場合、 $\rm V_{cc}$ = 1.8 ~ 3.6 V、AV $_{cc}$ = 1.8 ~ 3.6 V、V $_{ss}$ = AV $_{ss}$ = 0.0 V)

項目	記号	適用端子	測定条件	規格値			単位	備考
				min.	typ.	max.		
入力 High	V _{IH}	RES, NMI,		0.9V _{cc}		V _{cc} + 0.3	٧	
レベル電圧		WKP0 ~ WKP7,						
		ĪRQ4, AEVL, AEVH,						
		TMIF、 ADTRG、						
		SCK32、SCK31						
		ĪRQ0、ĪRQ1、ĪRQ3		0.9V _{cc}		AV _{cc} + 0.3	>	
		RXD32、RXD31		0.8V _{cc}		V _{cc} + 0.3	٧	
		OSC1		0.9V _{cc}		V _{cc} + 0.3	>	
		X1	V _{cc} = 2.7 ~ 3.6V	0.9V _{cc}		V _{cc} + 0.3	>	
		P10~P16、		0.8V _{cc}		V _{cc} + 0.3	٧	
		P30 ~ P32、						
		P36、P37、						
		P40 ~ P42、						
		P50 ~ P57、						
		P60 ~ P67、						
		P70 ~ P77、						
		P80 ~ P87、						
		P90 ~ P93、						
		PA0 ~ PA3、						
		TCLKA、TCLKB、						
		TCLKC, TIOCA1,						
		TIOCB1、TIOCA2、						
		TIOCB2、SCL、SDA						
		PB0 ~ PB7		0.8V _{cc}		AV _{cc} + 0.3	V	
		IRQAEC		0.9V _{cc}		V _{cc} + 0.3	٧	



項目	記号	適用端子	測定条件		規格値		単位	備考
				min.	typ.	max.		
出力 Low レベル 電圧	V _{oL}	P10 ~ P16, P30 ~ P32, P36, P37, P40 ~ P42, P50 ~ P57, P60 ~ P67, P70 ~ P77, P80 ~ P87, PA0 ~ PA3	I _{oL} = 0.4mA			0.5	V	
		P90 ~ P93	I _{oL} = 15mA V _{cc} = 2.7 ~ 3.6V			1.0	V	
			$I_{oL} = 10 \text{mA}$ $V_{cc} = 2.2 \sim 3.6 \text{V}$			0.5		
			I _{oL} = 8mA V _{cc} = 1.8 ~ 3.6V			0.5		
		SCL、SDA	V _{cc} = 2.0 ~ 3.6V I _{oL} = 3.0mA			0.4	V	
			$V_{cc} = 1.8 \sim 2.0V$ $I_{oL} = 3.0 \text{mA}$			0.2V _{cc}		
入出力リーク電流	I _{n.}	NMI, OSC1, X1, P10~P16, P30~P32, P36, P37, P40~P42, P50~P57, P60~P67, P70~P77, P80~P87, IRQAEC, PA0~P93	V _{IN} = 0.5V ~ V _{CC} - 0.5V			1.0	μΑ	
プルアップ MOS	-1	PB0 ~ PB7	$V_{IN} = 0.5V \sim AV_{CC} - 0.5V$	30		1.0	πΔ	
マンルアック MOS 電流	- I _p	P30、 P36、P37、 P50 ~ P57、 P60 ~ P67	$V_{CC} = 3V$, $V_{IN} = 0V$	30		100	μА	
入力容量* ³	C _{IN}	電源端子を除く 全入力端子	$f = 1MHz$, $V_{IN} = 0V$, $Ta = 25$			15.0	pF	

項目	記号	適用端子	測定条件		規格値		単位	備考
				min.	typ.	max.		
アクティブモード 消費電流	I _{OPE1}	V _{cc}	アクティブ (高速) モード、 V _{cc} = 1.8V、f _{osc} = 2MHz		0.7		mA	max 目安 = 1.1 × typ* ¹ * ²
			アクティブ(高速)モード、 V _{cc} = 3.0V、f _{osc} = 4MHz		2.6			max 目安 = 1.1 × typ* ¹ * ²
			アクティブ (高速) モード、 V _{cc} = 3.0V、f _{osc} = 10MHz		6.6	10.0		*1 *2
	I _{OPE2}	V _{cc}	アクティブ(中速)モード、 V _{cc} = 1.8V、f _{osc} = 2MHz、 _{osc} /64 時		0.2		mA	max 目安 = 1.1 × typ* ¹ * ²
			アクティブ (中速) モード、 V _{cc} = 3.0V、f _{osc} = 4MHz、 _{osc} /64 時		0.4			max 目安 = 1.1 × typ* ¹ * ²
			アクティブ (中速) モード、 V _{cc} = 3.0V、f _{osc} = 10MHz、 _{osc} /64 時		0.8	1.8		*1 *2
スリープモード 消費電流	I _{SLEEP}	V _{cc}	$V_{CC} = 1.8V$, $f_{OSC} = 2MHz$		0.3		mA	max 目安 = 1.1 × typ* ¹ * ²
			$V_{CC} = 3.0V$, $f_{OSC} = 4MHz$		1.2			max 目安 = 1.1 × typ* ¹ * ²
			$V_{CC} = 3.0V$, $f_{OSC} = 10MHz$		3.0	5.0		*1 *2
サブアクティブ モード消費電流	I _{SUB}	V _{cc}	V _{cc} = 1.8V、LCD 点灯 32kHz 水晶発振子使用時 (_{SUB} = _w /2)		5.9		μΑ	参考 値 * ¹ * ²
			V _{cc} = 2.7V、LCD 点灯 32kHz 水晶発振子使用時 (_{SUB} = _w /8)		5.7			参考値 * ¹ * ²
			V _{cc} = 2.7V、LCD 点灯 32kHz 水晶発振子使用時 (_{SUB} =w/2)		10.9	50		*1 *2
サブスリープ モード消費電流	I _{SUBSP}	V _{cc}	V _{cc} = 2.7V、LCD 点灯 32kHz 水晶発振子使用時 (_{SUB} = _w /2)		4.5	10	μА	*1 *2
ウォッチモード 消費電流	I _{watch}	V _{cc}	V _{cc} = 1.8V、Ta = 25 32kHz 水晶発振子使用時 LCD 未使用		0.5		μА	*1 *2
			V _{cc} = 2.7V 、 32kHz 水晶発振子使用時 LCD 未使用		1.6	6.0		参考値 * ¹ * ²
スタンバイ モード消費電流	I _{STBY}	V _{cc}	V _{cc} = 1.8V、Ta = 25 、 32kHz 水晶発振子未使用時		0.4		μА	参考値 * ¹ * ²
			V _{cc} = 3.0V、Ta = 25 、 32kHz 水晶発振子未使用時		0.6			参考 値 * ¹ * ²
			32kHz 水晶発振子未使用時		1.0	5.0		*1 *2
			V _{cc} = 3.0V 32KSTOP = 1 のとき		0.3			参考 値 * ¹ * ²

項目	記号	適用端子	測定条件		規格値		単位	備考
				min.	typ.	max.		
RAM データ 保持電圧	V _{RAM}	V _{cc}		1.5			>	
出力 Low レベル許容電流	I _{OL}	ポート 9 以外の出力端子				0.5	mA	
(1 端子当たり)		P90 ~ P93				15.0		
出力 Low レベル許容電流	I _{OL}	ポート 9 以外の出力端子				20.0	mA	
(総和)		ポート 9				60.0		
出力 High	- I _{он}	全出力端子	Vcc = 2.7 ~ 3.6V			2.0	mA	
レベル許容電流 (1 端子当たり)			Vcc = 1.8 ~ 3.6V			0.2		
出力 High レベル許容電流 (総和)	- I _{OH}	全出力端子				10.0	mA	

【注】 *1 消費電流測定時の端子の状態

モード	RES 端子	内部状態	各端子	LCD 電源	発振端子
アクティブ(高速)	V _{cc}	CPU のみ動作	V _{cc}	停止	システムクロック発振器:
モード (I _{OPE1})		WDT 内蔵発振器 OFF			水晶発振子
アクティブ(中速)					サブクロック発振器:
モード (I _{OPE2})					X1 端子 = GND
スリープモード	V _{cc}	内蔵の全タイマのみ動作	V _{cc}	停止	
		WDT 内蔵発振器 OFF			
サブアクティブ	V _{cc}	CPU のみ動作	V _{cc}	停止	システムクロック発振器:
モード		WDT 内蔵発振器 OFF			水晶発振子
サブスリープ	V _{cc}	内蔵の全タイマのみ動作	V _{cc}	停止	サブクロック発振器:
モード		CPU は停止			水晶発振子
		WDT 内蔵発振器 OFF			
ウォッチモード	V _{cc}	時計用タイムベースのみ動作	V _{cc}	停止	
		CPU は停止			
		WDT 内蔵発振器 OFF			
		TCSRWD1 (WDON) = 0			
スタンバイモード	V _{cc}	CPU、タイマともに停止	V _{cc}	停止	システムクロック発振器:
		WDT 内蔵発振器 OFF			水晶発振子
		TCSRWD1 (WDON) = 0			サブクロック発振器:
					X1 端子 = GND
					(32KSTOP=0のとき)

- *2 プルアップ MOS や出力バッファに流れる電流は除きます。
- *3 TLP-85V のパッケージは除きます。



24.4.3 AC 特性

制御信号タイミングを表 24.13 に、シリアルインタフェースタイミングを表 24.14 に、 ${
m I}^2$ C バスインタフェースタイミングを表 24.15 に示します。

表 24.13 制御信号タイミング

(特記なき場合、 V_{cc} = 1.8 ~ 3.6V、 AV_{cc} = 1.8 ~ 3.6V、 V_{ss} = AV_{ss} = 0.0V)

項目	記号	適用端子	測定条件		規格値		単位	参照図
				min.	typ.	max.		
システムクロック	f _{osc}	OSC1、OSC2	V _{cc} = 2.7 ~ 3.6V	2.0		10.0	MHz	
発振器発振周波数			V _{CC} = 1.8 ~ 3.6V	2.0		4.2		
内蔵発振器 発振周波数	R _{osc}		内蔵発振器選択時 V _{cc} = 2.7~3.6V	1.0		10.0		*4
			内蔵発振器選択時 V _{cc} = 1.8~2.7V	0.5		4.2		
OSC クロック(osc)	t _{osc}	OSC1、OSC2	V _{cc} = 2.7 ~ 3.6V	100		500	ns	図 24.2*2
サイクル時間						(1000)		
			V _{cc} = 1.8 ~ 3.6V	238		500		
						(1000)		
内蔵発振器 クロック(R _{osc})	t _{ROSC}		内蔵発振器選択時 V _{cc} = 2.7~3.6V	100		1000		*4
サイクル時間			内蔵発振器選択時 V _{cc} = 1.8 ~ 2.7V	238		2000		
システムクロック	t _{cyc}			1		64	t _{osc}	
()サイクル時間						64	μs	1
サブクロック発振器 発振周波数	f _w	X1、X2			32.768 または 38.4		kHz	
ウォッチクロック (_w)サイクル時間	t _w	X1、X2			30.5 または 26.0		μs	図 24.2
サブクロック(_{SUB}) サイクル時間	t _{subcyc}			2		8	t _w	*1
インストラクション サイクル時間				2			t _{cyc}	
発振安定時間	t _{rc}	OSC1、OSC2	水晶発振子 (Vcc=2.7~3.6V)		0.8	2.0	ms	
			水晶発振子 (Vcc=2.2~3.6V)		1.2	3	ms	
			セラミック発振子 (Vcc = 2.2~3.6V)		20	45	μs	
			セラミック発振子 (上記以外)		80		μs	
			上記以外			50	ms	
			内蔵発振器選択時			100	μs	*4

項目	記号	適用端子	測定条件		規格値		単位	参照図
				min.	typ.	max.	1	
発振安定時間	t _{rc}	X1、X2	V _{CC} = 2.2 ~ 3.6V			2.0	s	図 5.7
			上記以外		4		1	
外部クロック	t _{CPH}	OSC1	V _{cc} = 2.7 ~ 3.6V	40			ns	図 24.2
High レベル幅			V _{CC} = 1.8 ~ 3.6V	95			1	
		X1			15.26 または 13.02		μs	
外部クロック	t _{CPL}	OSC1	V _{cc} = 2.7 ~ 3.6V	40	10.02		ns	図 24.2
Low レベル幅	OFE		V _{cc} = 1.8 ~ 3.6V	95			1	
		X1			15.26 または 13.02		μs	
外部クロック	t _{CPr}	OSC1	V _{cc} = 2.7 ~ 3.6V			10	ns	図 24.2
立ち上がり時間			V _{cc} = 1.8 ~ 3.6V			24	1	
		X1				55.0	ns	
外部クロック	t _{CPf}	OSC1	V _{cc} = 2.7 ~ 3.6V			10	ns	図 24.2
立ち下がり時間			V _{CC} = 1.8 ~ 3.6V			24		
		X1				55.0	ns	
RES 端子 Low レベル幅	t _{REL}	RES		10			t _{cyc}	図 24.3*³
入力端子 High レベル幅	t _{iH}	IRQO, IRQ1, NMI, IRQ3, IRQ4, IRQAEC, WKP0~WKP7, TMIF, ADTRG,		2			t _{cyc} t _{subcyc}	図 24.4
		AEVL、AEVH	V _{cc} = 2.7 ~ 3.6V	50			ns	
			V _{cc} = 1.8 ~ 3.6V	110				
	t _{TCKWH}	TCLKA, TCLKB,	単エッジ指定	1.5			t _{cyc}	図 24.7
		TCLKC、TIOCA1、 TIOCB1、TIOCA2、 TIOCB2	両エッジ指定	2.5			•	
入力端子 Low レベル幅	t _{IL}	IRQO, IRQ1, NMI, IRQ3, IRQ4, IRQAEC, WKP0~WKP7, TMIF, ADTRG,		2			t _{cyc} t _{subcyc}	図 24.4
		AEVL、AEVH	V _{cc} = 2.7 ~ 3.6V	50			ns	
			V _{cc} = 1.8 ~ 3.6V	110				
	t _{TCKWL}	TCLKA、TCLKB、	単エッジ指定	1.5			t _{cyc}	図 24.7
		TCLKC、TIOCA1、 TIOCB1、TIOCA2、 TIOCB2	両エッジ指定	2.5				

[【]注】 *1 システムコントロールレジスタ 2 (SYSCR2)の SA1、SA0の設定により決定します。

^{*2} ()内の数値は外部クロックを使用する場合の $t_{\rm osc}$ max.です。

- *3 パワーオンリセット特性は表 24.8 および図 24.1 を参照してください。
- *4 本特性は温度、電源電圧、製品ロットのばらつきなどの影響により変動します。システム設計におかれましては実使用条件において 十分評価してください。実力データにつきましては、弊社営業担当お問い合わせください。

表 24.14 シリアルインタフェースタイミング

(特記なき場合、V_{cc} = 1.8~3.6V、AV_{cc} = 1.8~3.6V、V_{ss} = AV_{ss} = 0.0V)

				00	. 00		. 55 5	3
項目		記号	測定条件		規格値		単位	参照図
				min.	typ.	max.		
入力	調歩同期	t _{scyc}		4			t _{cyc}	図 24.5
クロックサイクル	プロックサイクル クロック同期			6			または	
							t _{subcyc}	
入力クロックパルス幅		t _{sckw}		0.4		0.6	t _{scyc}	図 24.5
送信データ遅延時間		t _{TXD}				1	t _{cyc}	図 24.6
(クロック同期)							または	
							t _{subcyc}	
受信データセットアップ時間		t _{RXS}		238			ns	図 24.6
(クロック同期)			V _{cc} = 2.7 ~ 3.6V	100				
受信データホールド時間		t _{RXH}		238			ns	図 24.6
(クロック同期)			V _{cc} = 2.7 ~ 3.6V	100				

表 24.15 ピC バスインタフェースタイミング

(特記なき場合、Vcc=1.8~3.6V、AV_{cc}=1.8~3.6V、Vss=0.0V、Ta=-20~+75)

項目	記号	測定条件		規格値			参照図
			Min.	Тур.	Max.		
SCL 入力サイクル時間	t _{scl}		12tcyc + 600			ns	図 24.8
SCL 入力 High パルス幅	t _{sclh}		3tcyc + 300			ns	
SCL 入力 Low パルス幅	t _{scll}		5tcyc + 300			ns	
SCL、SDA 入力立ち下がり時間	t _{sf}				300	ns	
SCL、SDA 入力スパイク パルス除去時間	t _{sp}				1tcyc	ns	
SDA 入力バスフリー時間	t _{BUF}		5tcyc			ns	
開始条件入力ホールド時間	t _{stah}		3tcyc			ns	
再送開始条件入力セットアップ時間	t _{stas}		3tcyc			ns	
停止条件入力セットアップ時間	t _{stos}		3tcyc			ns	
データ入力セットアップ時間	t _{sdas}		1tcyc + 20			ns	
データ入力ホールド時間	t _{SDAH}		0			ns	
SCL、SDA の容量性負荷	Cb		0		400	pF	
SCL、SDA 出力立ち下がり時間	t _{sf}				300	ns	

24.4.4 A/D 変換器特性

A/D 変換器特性を表 24.16 に示します。

表 24.16 A/D 变換器特性

(特記なき場合、 V_{cc} = 1.8 ~ 3.6V、 AV_{cc} = 1.8 ~ 3.6V、 V_{ss} = AV_{ss} = 0.0V)

項目	記号	適用端子	測定条件		規格値	直	単位	備考
				min.	typ.	Max.		
アナログ電源電圧	AV _{cc}	AV _{cc}		1.8		3.6	٧	*1
アナログ入力電圧	AV	AN0 ~ AN7		- 0.3		AV _{cc} + 0.3	٧	
アナログ電源電流	Al _{ope}	AV _{cc}	AV _{cc} = 3.0V			1.0	Ма	
	Al _{STOP1}	AV _{cc}			600		μΑ	*²参考值
	Al _{STOP2}	AV _{cc}				5	μΑ	*3
アナログ入力容量	C _{AIN}	AN0 ~ AN7				15.0	pF	
許容信号源 インピーダンス	R _{AIN}					10.0	k	
分解能(データ長)						10	bits	
非直線性誤差			$AV_{cc} = 2.7 \sim 3.6V$ $V_{cc} = 2.7 \sim 3.6V$			± 3.5	LSB	
			$AV_{cc} = 2.0 \sim 3.6V$ $V_{cc} = 2.0 \sim 3.6V$			± 5.5		
			上記以外			± 7.5		*4
量子化誤差						± 0.5	LSB	
絶対精度			$AV_{cc} = 2.7 \sim 3.6V$ $V_{cc} = 2.7 \sim 3.6V$			± 4.0	LSB	
			$AV_{cc} = 2.0 \sim 3.6V$ $V_{cc} = 2.0 \sim 3.6V$			± 6.0		
			上記以外			± 8.0		*4
変換時間			$AV_{cc} = 2.7 \sim 3.6V$ $V_{cc} = 2.7 \sim 3.6V$	6.2		124	μs	
			$AV_{cc} = 2.0 \sim 3.6V$ $V_{cc} = 2.0 \sim 3.6V$	14.7		124		
			上記以外	31		124		

- 【注】 *1 A/D 変換器を使用しない場合は $AV_{cc} = V_{cc}$ としてください。
 - *2 Al_{stop}, はアクティブモード、スリープモードでの A/D 変換待機時の電流値です。
 - *3 AI_{STOP2} はリセット、スタンパイモード、ウォッチモード、サブアクティブモード、およびサブスリープモードでの A/D 変換待機時の電流値です。
 - *4 変換時間は 62µs です。

24.4.5 LCD 特性

LCD 特性を表 24.17 に示します。

表 24.17 LCD 特性

(特記なき場合、 V_{cc} = 1.8 ~ 3.6V、 AV_{cc} = 1.8 ~ 3.6V、 V_{ss} = AV_{ss} = 0.0V)

項目	記号	適用端子	測定条件		規格値		単位	備考
				min.	typ.	max.		
セグメントドライバ	V _{DS}	SEG1 ~ SEG32	I _D = 2μA			0.6	٧	*1
降下電圧			V1 = 2.7 ~ 3.6V					
コモンドライバ	V _{DC}	COM1 ~ COM4	I _D = 2μA			0.3	٧	*1
降下電圧			V1 = 2.7 ~ 3.6V					
LCD 電源分割抵抗	R _{LCD}		V1 - V _{ss} 間	1.5	3.0	7.0	М	
液晶表示電圧	V _{LCD}	V1		2.2		3.6	٧	*2
V3 電源電圧	V _{LCD3}	V3	V3-Vss 間	0.9	1.0	1.1	٧	*3*4
V2 電源電圧	V _{LCD2}	V2	V2-Vss 間		2.0 (V _{LCD3} × 2)		٧	*3*4
V1 電源電圧	V _{LCD1}	V1	V1-Vss 間		3.0 (V _{LCD3} × 3)		٧	*3*4
3V 定電圧	ILCD	Vcc	Vcc=3.0V	-	20		μΑ	参考值
LCD 電源回路			昇圧用クロック					*4*5
消費電流			125kHz					

- 【注】 *1 電源端子 V1、V2、V3、 V_{ss} から各セグメント端子またはコモン端子までの電圧降下です。
 - *2 液晶表示電圧を外部電源より供給する場合は、V1 V2 V3 V_{ss} の関係を維持してください。
 - *3 LCD 電源分割抵抗を切り離し、3V 定電圧電源回路を駆動したときの電圧値です。
 - *4 V3 の電圧が 1.0V 設定時。レジスタ (BGRMR) の設定値範囲については、「19.3.5 BGR コントロールレジスタ (BGRMR)」を参照してください。
 - *5 バンドギャップリファレンス回路(BGR)(動作)の消費電流を含みます。

24.4.6 パワーオンリセット回路特性

表 24.18 パワーオンリセット回路特性

(特記なき場合、 V_{cc} = 1.8 ~ 3.6V、 AV_{cc} = 1.8 ~ 3.6V、 V_{ss} = AV_{ss} = 0.0V、

Ta = -20~+75 (通常仕様品)、Ta = -40+85 (広温度仕様品))

項目	記号	測定条件		規格値		単位	参照図
			min.	typ.	max.		
リセット電圧	V_rst		0.7V _{cc}	0.8V _{cc}	0.9V _{cc}	V	図 24.1
電源立ち上がり時間	t_vtr		00	がり時間は、F してください。	RES の立ち上た。	がり時間の	
リセットカウント時間	t_out		0.8		4.0	μs	
カウント開始時間	t_cr		RES 端子のタ				
内蔵プルアップ抵抗	R _P	Vcc = 3.0V	60	100		k	図 21.1




図 24.1 パワーオンリセット回路リセットタイミング

24.4.7 ウォッチドッグタイマ特性

表 24.19 ウォッチドッグタイマ特性

(特記なき場合、 V_{cc} = 1.8 ~ 3.6V、 AV_{cc} = 1.8 ~ 3.6V、 V_{ss} = AV_{ss} = 0.0V、

Ta = -20~+75 (通常仕様品)、Ta = -40+85 (広温度仕様品))

項目	記号	適応端子	測定条件		規格値		単位	備考
				min.	typ.	max.		
WDT 用内蔵発振器	t _{ovf}			0.2	0.4		s	
オーバフロー時間								

24.5 動作タイミング

動作タイミングを図 24.2~図 24.7 に示します。




図 24.2 クロック入力タイミング




図 24.3 RES 端子 Low レベル幅タイミング




図 24.4 入力タイミング




図 24.5 SCK3 入力クロックタイミング




図 24.6 SCI3 クロック同期式モード入出力タイミング




図 24.7 TCLKA~TCLKC 端子クロック入力タイミング




図 24.8 I'C バスインタフェース入出力タイミング

24.6 出力負荷回路




図 24.9 出力負荷条件

24.7 推奨発振子

(1) 水晶発振子仕様

周波数(MHz)	メーカ	型名
4.194	京セラキンセキ	HC-49/V-S
10	京セラキンセキ	HC-49/V-S

(2) セラミック発振子仕様

周波数(MHz)	メーカ	型名
2	村田製作所	CSTCC2M00G53-B0
		CSTCC2M00G56-B0
4.194	村田製作所	CSTLS4M19G53-B0
		CSTLS4M19G56-B0
10	村田製作所	CSTLS10M0G53-B0
		CSTLS10M0G56-B0

24.8 使用上の注意事項

F-ZTAT 版およびマスク ROM 版は、本マニュアルに記載の電気的特性を満足していますが、製造プロセスの相違、内蔵 ROM の相違、レイアウトパターンの相違などにより、電気的特性の実力値や動作マージン、ノイズマージンなどは異なる場合があります。

F-ZTAT 版を使用してのシステムの評価試験を行う場合には、マスク ROM 版への切り替え時にマスク ROM 版についても同等の評価試験を行ってください。

付録

A. 命令

A.1 命令一覧

《オペレーションの記号》

記号	内 容
Rd	デスティネーション側の汎用レジスタ
Rs	ソース側の汎用レジスタ
Rn	汎用レジスタ
ERd	デスティネーション側の汎用レジスタ(アドレスレジスタまたは 32 ビットレジスタ)
ERs	ソース側の汎用レジスタ(アドレスレジスタまたは 32 ビットレジスタ)
ERn	汎用レジスタ(32 ビットレジスタ)
(EAd)	デスティネーションオペランド
(EAs)	ソースオペランド
PC	プログラムカウンタ
SP	スタックポインタ
CCR	コンディションコードレジスタ
N	CCR の N (ネガティブ) フラグ
Z	CCR の Z (ゼロ) フラグ
V	CCR の V(オーバフロー)フラグ
С	CCR の C(キャリ)フラグ
disp	ディスプレースメント
	左辺のオペランドから右辺のオペランドへの転送、または左辺の状態から右辺の状態への遷移
+	両辺のオペランドを加算
-	左辺のオペランドから右辺のオペランドを減算
×	両辺のオペランドを乗算
÷	左辺のオペランドを右辺のオペランドで除算
	両辺のオペランドの論理積
	両辺のオペランドの論理和

【注】 汎用レジスタは、8 ビット(R0H~R7H、R0L~R7L)または16 ビット(R0~R7、E0~E7)です。



《オペレーションの記号》

記号	内 容
⊕	両辺のオペランドの排他的論理和
~	反転論理(論理的補数)
() <>	オペランドの内容
‡	実行結果にしたがって変化することを表します。
*	不確定であることを表します(値を保証しません)。
0	常に0にクリアされることを表します。
1	常に 1 にセットされることを表します。
-	実行結果に影響を受けないことを表します。
	条件によって異なります。注意事項を参照してください。

表 A.1 命令セット一覧

(1) データ転送命令

-	 							ı -	r Ì	' /															Г
実行び-ト数*1	/	2	2	4	9	10	9	4	9	8	4	9	10	9	4	9	8	4	2	4	9	10	9	9	
<u>بر</u>	ပ																								
コンディションコード	>	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	-
\mathcal{V}	N	↔			**	**	**	**	**		+			-			**	↔		+	↔				
1F	I	_	-	_	_	-	-	-	-	-	_	-	-	_	_	_	_	_	-	_	-			_	1
爿	_																								ŀ
\		#xx:8 Rd8	Rs8 Rd8	@ERs Rd8	@(d:16, ERs) Rd8	@(d:24, ERs) Rd8	@ERs Rd8, ERs32+1 ERs32	@aa:8 Rd8	@aa:16 Rd8	@aa:24 Rd8	Rs8 @ERd	Rs8 @(d:16, ERd)	Rs8 @(d:24, ERd)	ERd32-1 ERd32, Rs8 @ERd	Rs8 @aa:8	Rs8 @aa:16	Rs8 @aa:24	#xx:16 Rd16	Rs16 Rd16	@ERs Rd16	@(d:16, ERs) Rd16	@(d:24, ERs) Rd16	@ERs Rd16, ERs32+2 @ERd32	@aa:16 Rd16	
	@ @aa																								
イト)	@(d, PC)																								
5	@aa							2	4	9					2	4	9							4	I
砂原	Rn+																								İ
アドレッシングモード/命令長(バイト)	@-ERn/@ERn+						2							2									2		
ノッシング	@(d, ERn)				4	8						4	8								4	æ			
고 기	@ ERn			2							2									2					
	Rn		2					\vdash						\vdash	\vdash	\vdash		H	2						-
	#xx	2																4							l
サイ	-	В	В	В	В	В	В	В	В	В	В	В	В	В	В	В	В	` ×	>	W	^	>	>	3	-
+. ('\		-	-	_	_		-			_	_	_	<u> </u>	<u> </u>			_	_	_					1
-==- "7		MOV.B #xx:8, Rd	MOV.B Rs, Rd	MOV.B @ERs, Rd	MOV.B @(d:16, ERs), Rd	MOV.B @(d:24, ERs), Rd	MOV.B @ERs+, Rd	MOV.B @aa:8, Rd	MOV.B @aa:16, Rd	MOV.B @aa:24, Rd	MOV.B Rs, @ ERd	MOV.B Rs, @(d:16, ERd)	MOV.B Rs, @(d:24, ERd)	MOV.B Rs, @-ERd	MOV.B Rs, @aa:8	MOV.B Rs, @aa:16	MOV.B Rs, @aa:24	MOV.W #xx:16, Rd	MOV.W Rs, Rd	MOV.W @ ERs, Rd	MOV.W @(d:16, ERs), Rd	MOV.W @(d:24, ERs), Rd	MOV.W @ ERs+, Rd	MOV.W @ aa:16, Rd	
		MOV																							

	=-"	サ/			F T	レッシンク	アドレッシングモード/命令長(バイト)	夏(八)	1 F)			\ \f\	ハールーンや木	コンテ	ار 1	u V	コンディションコード		実行乃一数*1
		ĸ	XX#	R	@ERn	@(d, ERn)	@-ERn/@ERn+	@aa	@(d, PC) @	@ @aa	П			<u>т</u>	z	Z	>	C	/-ረዜ ምና // ኃላት
MOV	MOV.W Rs, @ERd	>			2							Rs16 @ERd			**	+	0		4
	MOV.W Rs, @ (d:16, ERd)	≥				4					_	Rs16 @(d:16, ERd)	, ERd)		**	++	0		9
	MOV.W Rs, @ (d:24, ERd)	>				8					_	Rs16 @(d:24, ERd)	ERd)		**	*	0		10
	MOV.W Rs, @-ERd	>					2				_	ERd32-2 ERd	ERd32, Rs16 @ERd		**	*	0		9
	MOV.W Rs, @aa:16	≥						4			_	Rs16 @aa:16			**	*	0		9
	MOV.W Rs, @aa:24	>						9			Ē	Rs16 @aa:24			**	**	0		80
	MOV.L #xx:32, Rd	_	9								-	#xx:32 Rd32			**	*	0		9
	MOV.L ERS, ERd	_		2							_	ERs32 ERd32	6		*	+ +	0		2
	MOV.L @ERs, ERd	_			4						ŕ	@ERs ERd32			*	+ +	0		8
	MOV.L @ (d:16, ERs), ERd	٦				9					ŕ	@ (d:16, ERs)	ERd32		**	++	0		10
	MOV.L @ (d:24, ERs), ERd	7				10					Ĺ	@ (d:24, ERs)	ERd32		**	*	0		14
	MOV.L @ERs+, ERd	_					4				ŕ	@ERs ERd32	ERd32, ERs32+4 ERs32		**	*	0		10
	MOV.L @aa:16, ERd	_						9			ŕ	@aa:16 ERd32	32		**	*	0		10
	MOV.L @aa:24, ERd	7						8			É	@aa:24 ERd32	32		**	*	0		12
	MOV.L ERS, @ERd	Г			4						_	ERs32 @ERd			*	+	0		8
	MOV.L ERS, @ (d:16, ERd)) L				9					_	ERs32 @(d:16	@(d:16, ERd)		↔	+	0		10
	MOV.L ERs, @ (d:24, ERd)					10						ERs32 @(d:2 ²	@(d:24, ERd)		**	**	0	H	14
	MOV.L ERS, @-ERd	Г					4				_	ERd32-4 ERd	ERd32, ERs32 @ERd		+	+ +	0		10
	MOV.L ERs, @aa:16	_						9			_	ERs32 @aa:16	9		+	↔	0		10
	MOV.L ERs, @aa:24	٦						8			_	ERs32 @aa:24	54		↔	+	0		12
POP	POP.W Rn	8									5	@SP Rn16, SP+2	3P+2 SP		**	+ +	0		9
	POP.L ERn	٦									4	@SP ERn32, SP+4	SP+4 SP		*	+	0		10
PUSH	PUSH.W Rn	8									2	SP-2 SP, Rn16	6 @SP		+	+	0		9
	PUSH.L ERn	٦									4	SP-4 SP, ERn32	า32 @SP		*	+ +	0		10
MOVFPE	MOVFPE MOVFPE @aa:16, Rd	В						4				本LSIでは使用できません	できません						
MOVTPE	MOVTPE MOVTPE Rs, @aa:16	В						4				本LSIでは使用できません	できません						

(2)算術演算命令

											_			/央 :						l					
実行万一数*1	1-31 115-1	2	2	4	2	9	2	2	2	2	2	2	2	2	2	2	2	2	2	4	2	9	2	2	2
	C			*			→		**										*	*	**	**	**	+ +	+
ļή	>	**	**	*	*	*	*		*				**	*	*	*	**	*	*	*	+ +	+	*		*
Ü,	Ζ	**	**	*	+	**	**	(3)	(3)				**	**	*	**	**	**	*	*	**	*	**	(3)	(3)
/ / / /	z	↔	**	**	+	↔	↔	**	++				**	**	**	**	**	**	**	*	**	**	**	**	*
コンディションコード	エ	*	*	-	Ξ	2	2	**	*									*	↔	1	5	(2	(2	*	*
ション・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	7	Rd8+#xx:8 Rd8	Rd8+Rs8 Rd8	Rd16+#xx:16 Rd16	Rd16+Rs16 Rd16	ERd32+#xx:32 ERd32	ERd32+ERs32 ERd32	Rd8+#xx:8+C Rd8	Rd8+Rs8+C Rd8	ERd32+1 ERd32	ERd32+2 ERd32	ERd32+4 ERd32	Rd8+1 Rd8	Rd16+1 Rd16	Rd16+2 Rd16	ERd32+1 ERd32	ERd32+2 ERd32	Rd8 10進補正 Rd8	Rd8-Rs8 Rd8	Rd16-#xx:16 Rd16	Rd16-Rs16 Rd16	ERd32-#xx:32 ERd32	ERd32-ERs32 ERd32	Rd8-#xx:8-C Rd8	Rd8-Rs8-C Rd8
	@ @ aa																								
アドレッシングモード/命令長(バイト)	@ (d, PC)																								
5	@aa																								
令高	\vdash																								
(代	@-ERn/@ERn+																								
<u>1</u>	-ER																								
J.	\vdash																								
Ž	@ (d, ERn)																								
3	p)@																								
1 1	@ERn																								
_را																									
	k Rn		2		2		2		2	2	2	2	2	2	2	2	2	2	2		2		2		2
	XX#	2		4		9		2												4		9		2	
⊅ ⁄	Ķ	В	В	>	≥	_	_	В	В	_	_	_	В	>	>	_	_	В	В	>	≥	_	_	В	В
=-		ADD.B #xx:8, Rd	ADD.B Rs, Rd	ADD.W #xx:16, Rd	ADD.W Rs, Rd	ADD.L #xx:32, ERd	ADD.L ERs, ERd	ADDX.B #xx:8, Rd	ADDX.B Rs, Rd	ADDS.L #1, ERd	ADDS.L #2, ERd	ADDS.L #4, ERd	INC.B Rd	INC.W #1, Rd	INC.W #2, Rd	INC.L #1, ERd	INC.L #2, ERd	DAA Rd	SUB.B Rs, Rd	SUB.W #xx:16, Rd	SUB.W Rs, Rd	SUB.L #xx:32, ERd	SUB.L ERs, ERd	SUBX.B #xx:8,Rd	SUBX.B Rs, Rd
		ADD						ADDX		ADDS			INC					DAA	SUB					SUBX	

	=-	サイ			1	رٌ ا	シシンク	アドレッシングモード/命令長(バイト)	(八)	イイト			ハージーご ☆卡	y	コンディションコード	Ψ Ш	\ П	<u>ب</u>	実行ステート数*1	数 **1
		· 	XX#	R	@ERn	\square	@(d, ERn)	@-ERn/@ERn+	+ @ aa	@ (d, PC)	0	@aa	\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \	-	Z I	N Z	> Z	O	1-31 17 XX	ነ" ንスト
SUBS	SUBS.L #1, ERd	_		7									ERd32-1 ERd32						2	
	SUBS.L #2, ERd	_		2									ERd32-2 ERd32						2	
	SUBS.L #4, ERd	_		2									ERd32-4 ERd32						2	
DEC	DEC.B Rd	В		2									Rd8-1 Rd8		**	**	**		2	
	DEC.W #1, Rd	≥		2									Rd16-1 Rd16		**	**	**		2	
	DEC.W #2, Rd	≥		7									Rd16-2 Rd16		**	**	**		0	
	DEC.L #1, ERd	_		2									ERd32-1 ERd32		*	**	**		2	
	DEC.L #2, ERd	_		7									ERd32-2 ERd32		**	4+	**		2	
DAS	DAS Rd	ш		7									Rd8 10進補正 Rd8		*	**	*		2	
MULXU	MULXU.B Rs, Rd	В		2									Rd8×Rs8 Rd16(符号なし乗算)		\vdash				14	
	MULXU.W Rs, ERd	>		2									Rd16×Rs16 ERd32(符号なし乗算)						22	
MULXS	MULXS.B Rs, Rd	В		4									Rd8×Rs8 Rd16(符号付乗算)			**			16	
	MULXS. W Rs, ERd	>		4									Rd16×Rs16 ERd32(符号付乗算)		**	++			24	
DIVXU	DIVXU.B Rs, Rd	В		7									Rd16÷Rs8 Rd16(RdH:余り, RdL:商)		<u> </u>	6)(7)			4	
						\dashv					+		(符号なし除算)		\dashv	-	_			
	DIVXU.W Rs, ERd	≥		N									ERd32;Ed:余リ, Rd:商) (符号なし除算)		Ü	6)(7)			22	
DIVXS	DIVXS.B Rs, Rd	В		4									Rd16÷Rs8 Rd16(RdH:余リ, RdL:商)		1 80	8 (7)	-		16	
						_					_		(符号付除算)							
	DIVXS. W Rs, ERd	≥		4									ERd32÷Rs16 ERd32(Ed:余り, Rd:商)		3	8 (7)			24	
						-							(符号付除算)		\dashv					
CMP	CMP.B #xx:8, Rd	В	7			_							Rd8-#xx:8		↔	↔	**	++	2	
	CMP.B Rs, Rd	В		2									Rd8-Rs8		↔	**	↔	++	2	
	CMP.W #xx:16, Rd	≥	4			\dashv							Rd16-#xx:16	$\overline{}$	*	↔	**	*	4	
	CMP.W Rs, Rd	≥		7		\dashv			_		\dashv	-	Rd16-Rs16		(1)	↔	**		2	

		サ⁄			F T	レッシンク	アドレッシングモード/命令長(バイト)	آر) آج	77)		ショジーン ジャ	J.	Ĭ.	ψ m	7	1	コンディションコード 実行ステート数*1	ト数 *1
	\ \ 	·K	XX#	R	@ERn		@(d, ERn) @-ERn/@ERn+	@aa	@ (d, PC)	@ @ aa	, , ,	_	۱Н		_	0	$N \mid Z \mid V \mid C \mid I-II \mid II$	1. N. 7.X
CMP	CMP.L #xx:32, ERd		9								ERd32-#xx:32		2)	-	-	-	4	
	CMP.L ERs, ERd	_		7							ERd32-ERs32		2)			-	2	
NEG	NEG.B Rd	Ш		7							0-Rd8 Rd8		→		-	-	2	
	NEG.W Rd	≥		2							0-Rd16 Rd16		→		++		2	
	NEG.L ERd	_		7							0-ERd32 ERd32		↔	4.			2	
EXTU	EXTU.W Rd	≥		2							0 (<ビット15~8> of Rd16)			0	0 ‡		2	
	EXTU.L ERd	_		7							0 (<ピット31~16> of ERd32)			0	0		2	
	EXTS.W Rd	≥		7							(<ビット7> of Rd16)		_	4+	0		2	
EXTS											(<ビット 15~8> of Rd16)							
	EXTS.L ERd			2							(<ビット15> of ERd32)			-	0		2	
											(<ビット31~16> of ERd32)							

(3)論理演算命令

									(3)	論	理淨	算	命令	7							
実行ステート数 *1	ノー マル アド・バンスト	2	2	4	2	9	4	2	2	4	2	9	4	2	2	4	2	9	4	2	2	2
コンディションコード	ပ																					
ν μ	7 Z	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
ψ m	Z	→	→	+	→	→	+	→	→	→	↔	↔	+	→	+	**	↔	↔	+	→	↔	→
ディ	I																					
Π Λ	_																					
\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\		Rd8 #xx:8 Rd8	Rd8 Rs8 Rd8	Rd16 #xx:16 Rd16	Rd16 Rs16 Rd16	ERd32 #xx:32 ERd32	ERd32 ERs32 ERd32	Rd8 #xx:8 Rd8	Rd8 Rs8 Rd8	Rd16 #xx:16 Rd16	Rd16 Rs16 Rd16	ERd32 #xx:32 ERd32	ERd32 ERs32 ERd32	Rd8⊕ #xx:8 Rd8	Rd8⊕ Rs8 Rd8	Rd16⊕ #xx:16 Rd16	Rd16⊕ Rs16 Rd16	ERd32⊕ #xx:32 ERd32	ERd32⊕ ERs32 ERd32	~ Rd8 Rd8	~ Rd16 Rd16	~ Rd32 Rd32
	@ @ aa																					
$\widehat{\mathcal{L}}$	@(d, PC)																					
デ				_																		
) 単	+ @aa																					
アドレッシングモード/命令長(バイト)	@-ERn/@ERn+																					
レッシング	@ (d, ERn)																					
7	@ERn																					
	Rn		2		2		4		2		0		4		2		0		4	7	7	7
	XX#	2		4		9		7		4		9		2		4		9				
⊅ ⁄	Ϋ́	В	В	>	≥	_	_	В	В	≥	≥	_	_	В	В	≥	≥	_	٦	В	≯	
		AND.B #xx:8, Rd	AND.B Rs, Rd	AND.W #xx:16, Rd	AND.W Rs, Rd	AND.L #xx:32, ERd	AND.L ERS, ERd	OR.B #xx:8, Rd	OR.B Rs, Rd	OR.W #xx:16, Rd	OR.W Rs, Rd	OR.L #xx:32, ERd	OR.L ERs, ERd	XOR.B #xx:8, Rd	XOR.B Rs, Rd	XOR.W #xx:16, Rd	XOR.W Rs, Rd	XOR.L #xx:32, ERd	XOR.L ERs, ERd	NOT.B Rd	NOT.W Rd	NOT.L ERd
		AND						OR						XOR						NOT		

										(4)	シ	フト	命	令										
・ド 実行ホー数 *1	C 1-711 7F 11'77F	2	2	2	2	2	8	2	2	2	2	5	2	2	5	2	5	5	2	2	5	5	2	2	2
\ -	>	+ +			0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
ν ш	N N	↔	↔	↔	↔	↔	↔	↔	↔	+	+	↔	↔	↔	↔	↔	↔	↔	↔	↔	↔	↔	↔	↔	↔
コンディションコード	I																								
Π	_																								
ハ ロシーン ジャ				C MSB + LSB		1	MSB — LSB C			C MSB LSB		_	MSB —— LSB C			C MSB + LSB		1	MSB — LSB C			C MSB ← LSB			MSB — LSB C
	@aa															_									
	0																								
$\widehat{\mathcal{L}}$	@ (d, PC)																								
デイ	\vdash																								
()	ь @аа																								
アドレッシングモード/命令長(バイト)	@-ERn/@ERn+																								
ング	ERu)																								
ジジ	@ (q,																								
147	ERn																								
	Bn @	2	2	2	2	2	2	2	2	2	2	2	2	2	2	2	2	2	N	2	2	2	2	0	2
	XX#																								П
サイ	$\overline{}$	В	>	_	В	>	_	В	>	_	В	8	_	В	8	_	В	>	_	В	>	_	В	>	_
7 #	\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \	SHAL.B Rd	SHAL.W Rd	SHAL.L ERd	SHAR.B Rd	SHAR.W Rd	SHAR.L ERd	SHLL.B Rd	SHLL.W Rd	SHLL.L ERd	SHLR.B Rd	SHLR.W Rd	SHLR.L ERd	ROTXL.B Rd	ROTXL.W Rd	ROTXL.L ERd	ROTXR ROTXR.B Rd	ROTXR.W Rd	ROTXR.L ERd	ROTL.B Rd	ROTL.W Rd	ROTL.L ERd	ROTR.B Rd	ROTR.W Rd	ROTR.L ERd
		SHAL			SHAR			SHLL			SHLR			ROTXL			ROTXR			ROTL			ROTR		

(5)ビット操作命令

												(5)	۲	ו ש	一探	ŧTF:	il d	7												
実行ステート数 *1	ノーマル PF バンスト	2	8	8	2	80	80	2	8	8	2	8	8	2	8	8	2	8	8	2	9	9	2	9	9	2	9	9	2	9	9
<u>"</u>	ပ																									+ +	+ +	+	+	+ +	**
コンディションコード	7 Z																														
Ψ m	Z						_													-	**	*	→	→	-						
j⊦ ≻	ェ																														
ц	_																														
ハロジーニット	\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \	(#xx:3 of Rd8) 1	(#xx:3 of @ERd) 1	(#xx:3 of @aa:8) 1	(Rn8 of Rd8) 1	(Rn8 of @ERd) 1	(Rn8 of @aa:8) 1	(#xx:3 of Rd8) 0	(#xx:3 of @ERd) 0	(#xx:3 of @aa:8) 0	(Rn8 of Rd8) 0	(Rn8 of @ERd) 0	(Rn8 of @aa:8) 0	(#xx:3 of Rd8) ~ (#xx:3 of Rd8)	(#xx:3 of @ERd) ~ (#xx:3 of @ERd)	(#xx:3 of @aa:8) ~ (#xx:3 of @aa:8)	(Rn8 of Rd8) ~ (Rn8 of Rd8)	(Rn8 of @ERd) ~ (Rn8 of @ERd)	(Rn8 of @aa:8) ~ (Rn8 of @aa:8)	~ (#xx:3 of Rd8) Z	~ (#xx:3 of @ERd) Z	~ (#xx:3 of @aa:8) Z	~ (Rn8 of @Rd8) Z	~ (Rn8 of @ERd) Z	~ (Rn8 of @aa:8) Z	(#xx:3 of Rd8) C	(#xx:3 of @ERd) C	(#xx:3 of @aa:8) C	~ (#xx:3 of Rd8) C	~ (#xx:3 of @ERd) C	~ (#xx:3 of @aa:8) C
	@ @ aa																														
- T	@(d, PC)																														
5	@aa			4			4			4			4			4			4			4			4			4			4
アドレッシングモード/命令長 (バイト	@-ERn/@ERn+																														
ノッシング	@ (d, ERn)																														
F	@ERn		4			4			4			4			4			4			4			4			4			4	
	Æ	2			2			7			2			7			2			2			0			2			2		
	XX#																														
⊅ ⁄	_	В	В	В	В	В	m	В	В	В	В	В	В	В	В	В	В	В	В	В	В	В	В	В	В	В	В	В	В	В	В
			Bd	3:8					Rd	a:8			-		Rd	a:8		_	~		Rd	3:8					р	8		p.	ģ.
		, Rd	, @E	, @a	39	® ERc	@aa:ε	, Rd), @E	, @a	34	®ER₀	Zaa:E	3, Rd	3, @E	3, @a	- P	@ ER	@aa:£	, Rd	. @ E	i, @aa:8	Ð	∌ERo	gaa:8	Rd	@ ER	@aa:	Rd	@EF	@аа
1 1	`	#xx:3	#xx:3	#xx:3	Rn, F	Rn, @	Rn, @	#xx:3	#xx:3	#xx:3	Rn, F	Rn, @	Rn, @	#XX:S	#XX:3	#xx:3	Rn, F	Rn, (Rn, (#xx:3	#xx:3	#xx:3	Rn, F	Rn, @	Rn, @	xx:3,	x:3,	χ:3,	,xx:3,	,xx:3,	,xx:3,
\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \	ן ו	BSET #xx:3, Rd	BSET #xx:3, @ERd	BSET #xx:3, @aa:8	BSET Rn, Rd	BSET Rn, @ERd	BSET Rn, @aa:8	BCLR #xx:3, Rd	BCLR #xx:3, @ERd	BCLR #xx:3, @aa:8	BCLR Rn, Rd	BCLR Rn, @ERd	BCLR Rn, @aa:8	BNOT #xx:3, Rd	BNOT #xx:3, @ERd	BNOT #xx:3, @aa:8	BNOT Rn, Rd	BNOT Rn, @ERd	BNOT Rn, @aa:8	BTST #xx:3, Rd	BTST #xx:3, @ERd	BTST #xx:3,	BTST Rn, Rd	BTST Rn, @ERd	BTST Rn, @aa:8	BLD #xx:3, Rd	BLD #xx:3, @ERd	BLD #xx:3, @aa:8	BILD #xx:3, Rd	BILD #xx:3, @ERd	BILD #xx:3, @aa:8
I	I	BSET		l				BCLR	l			<u> </u>	<u> </u>	BNOT						BTST						BLD			BILD		

	=-	サイ			٦ آ	レッシング	アドレッシングモード/命令長(バイト)	₹ (),	1 1		\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	コンディションコード		実行ステート数 *1
•			XX#	R	@ERn	@(d, ERn)	@-ERn/@ERn+	@aa	@ (d, PC)	@ @ aa	711777777777777777777777777777777777777	I H N Z V C		ノーマル アド・バ・ンスト
BST	BST #xx:3, Rd	В		7							C (#xx:3 of Rd8)		.,	2
	BST #xx:3, @ERd	В			4						C (#xx:3 of @ERd24)			8
	BST #xx:3, @aa:8	В						4			C (#xx:3 of @aa:8)		~	8
BIST	BIST #xx:3, Rd	В		0							~ C (#xx:3 of Rd8)		.,	2
	BIST #xx:3, @ERd	ш			4						~ C (#xx:3 of @ERd24)		~	8
	BIST #xx:3, @aa:8	В						4			~ C (#xx:3 of @aa:8)			8
BAND	BAND #xx:3, Rd	В		7							C (#xx:3 of Rd8) C	-		2
	BAND #xx:3, @ERd	В			4						C (#xx:3 of @ERd24) C	-		9
	BAND #xx:3, @aa:8	В						4			C (#xx:3 of @aa:8) C			9
BIAND	BIAND #xx:3, Rd	В		7							C ~ (#xx:3 of Rd8) C	-	.,	2
	BIAND #xx:3, @ERd	В			4						C ~ (#xx:3 of @ERd24) C	-	,	9
	BIAND #xx:3, @aa:8	В						4			C ~ (#xx:3 of @aa:8) C	+	,	9
BOR	BOR #xx:3, Rd	В		2							C (#xx:3 of Rd8) C	+		2
	BOR #xx:3, @ERd	В			4						C (#xx:3 of @ERd24) C	+	,	9
	BOR #xx:3, @aa:8	В						4			C (#xx:3 of @aa:8) C	-	•	9
BIOR	BIOR #xx:3, Rd	В		N							C ~ (#xx:3 of Rd8) C	+	.,	2
	BIOR #xx:3, @ERd	В			4						C ~ (#xx:3 of @ERd24) C)	9
	BIOR #xx:3, @aa:8	В						4			C ~ (#xx:3 of @aa:8) C	+	,	9
BXOR	BXOR #xx:3, Rd	В		7							C⊕(#xx:3 of Rd8) C	-		2
	BXOR #xx:3, @ERd	В			4						C⊕(#xx:3 of @ERd24) C	-	,	9
	BXOR #xx:3, @aa:8	В						4			C⊕(#xx:3 of @ aa:8) C	**	ý	9
BIXOR	BIXOR #xx:3, Rd	В		2							C⊕ ~ (#xx:3 of Rd8) C		.,	2
	BIXOR #xx:3, @ERd	В			4						C⊕ ~ (#xx:3 of @ERd24) C	-	,	9
	BIXOR #xx:3, @aa:8	В		\dashv				4			C⊕ ~ (#xx:3 of @aa:8) C	-		9

(6)分岐命令

										(0) 7	山又	命令	7										
実行玩-ト数 *1	/-マル PF バンスト	4	9	4	9	4	9	4	9	4	9	4	9	4	9	4	9	4	9	4	9	4	9	4	9
コンディションコード	N Z V																								
ゾル	Ι																								
	_																								
	分岐条件	Always		Never		C Z=0		C Z=1		C=0		C=1		Z=0		Z=1		V=0		V=1		N=0		N=1	
ヘーペーングト	\ \ \ \ \ \ \	if condition is true	then PC PC+d	else next;																					
	@ @ aa																								
(イト)	@(d, PC)	2	4	2	4	2	4	2	4	2	4	2	4	2	4	2	4	2	4	2	4	2	4	2	4
	@aa																								
アドレッシングモード/命令長(バイト)	@-ERn/@ERn+																								
レッシング:	@(d, ERn)																								
7	@ERn																								
	Rn																								
	XX#																								
サイ	\perp																								
-==-		BRA d:8(BT d:8)	BRA d:16(BT d:16)	BRN d:8(BF d:8)	BRN d:16(BF d:16)	BHI d:8	BHI d:16	BLS d:8	BLS d:16	BCC d:8(BHS d:8)	BCC d:16(BHS d:16)	BCS d:8(BLO d:8)	BCS d:16(BLO d:16)	BNE d:8	BNE d:16	BEQ d:8	BEQ d:16	BVC d:8	BVC d:16	BVS d:8	BVS d:16	BPL d:8	BPL d:16	BMI d:8	BMI d:16
		Boc																							

1	⊅ ⁄		 I	7 7	ッシンク	アドレッシングモード/命令長(バイト)	₹ (/ĭ	7 F)			、 		エンエ	コンディションコード	I I	実行玩数 *1	数 **
	_	#xx F	Rn @E	@ERn (@(d, ERn)	@ -ERn/@ERn+	@aa	@(d, PC)	@@aa		\	分岐条件	_	Z N H	ZVC	/-	1. 1. 7.X P
BGE d:8								2		_	if condition is true	N⊕V=0				4	
BGE d:16								4		_	then PC PC+d					9	
BLT d:8								2			else next;	N⊕V=1				4	
BLT d:16								4								9	
BGT d:8								2				Z (N⊕V)=0				4	
BGT d:16								4								9	
BLE d:8								2				Z (N⊕V)=1				4	
BLE d:16								4								9	
JMP @ERn				2						_	PC ERn					4	
JMP @aa:24							4			_	PC aa:24					9	
JMP @@aa:8									2	_	PC @aa:8					8	10
BSR d:8								2		_	PC @-SP, PC PC+d:8	8:p				9	8
BSR d:16								4		_	PC @-SP, PC PC+d:16	d:16				8	10
JSR @ERn			.,,	2						_	PC @-SP, PC ERn					9	8
JSR @aa:24							4			_	PC @-SP, PC aa:24	4				8	10
JSR @@aa:8									2	_	PC @-SP, PC @aa:8	8:1				8	12
RTS										2	PC @SP+					8	10

(7)システム制御命令

								(7) シ	ノス	ァ』	力制]御	命令	?							
実行ステート数*1	1-311 PF 11 YXF	10	2	2	2	9	8	12	8	8	10	2	9	8	12	8	8	10	2	2	2	2
コンディションコード	ပ	++		**	**	↔	++	↔	↔	*	+ +								*	+ +	+	
ļή	>	*		*	+ +	*	+ +	**	**	**	**								**	**	++	
m V	Ν	+		*	**	**	*	**	**	**	**								**	**	+	
γ.	z	*		*	*	*	*	**	**	↔	*								**	↔	+	
ゾル	エ	↔		*	+	*	**	*	**	**	**								**	**	+	
П	_	**		**	*	**	**	**	**	**	**								**	*	*	
\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	\n \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \	CCR @SP+, PC @SP+	低消費電力状態に遷移	#xx:8 CCR	Rs8 CCR	@ERs CCR	@(d:16, ERs) CCR	@(d:24, ERs) CCR	@ERs CCR, ERs32+2 ERs32	@aa:16 CCR	@aa:24 CCR	CCR Rd8	CCR @ERd	CCR @(d:16, ERd)	CCR @(d:24, ERd)	ERd32-2 ERd32, CCR @ERd	CCR @aa:16	CCR @aa:24	CCR #xx:8 CCR	CCR #xx:8 CCR	CCR⊕#xx:8 CCR	PC PC+2
																						7
) @@aa																					
バア	@ (d, PC)																					
C	@aa									9	∞						9	∞				
アドレッシングモード/命令長(バイト)	@-ERn/@ERn+								4							4						
レッシング	@ (d, ERn)						9	10						9	10							
F T	∩ @ERn					4							4									
	× R				2							2								_		
	XX#			2															2	2	2	
⊅ /	-K			В	В	≥	≥	≥	≥	≥	≥	В	>	Ν	8	>	>	≥	В	В	В	
		RTE	SLEEP	LDC #xx:8, CCR	LDC Rs, CCR	LDC @ERs, CCR	LDC @ (d:16, ERs), CCR	LDC @ (d:24, ERs), CCR	LDC @ERs+, CCR	LDC @aa:16, CCR	LDC @aa:24, CCR	STC CCR, Rd	STC CCR, @ERd	STC CCR, @(d:16, ERd)	STC CCR, @(d:24, ERd)	STC CCR, @-ERd	STC CCR, @aa:16	STC CCR, @aa:24	ANDC #xx:8, CCR	ORC #xx:8, CCR	XORC #xx:8, CCR	NOP
	-	RTE	SLEEP	LDC								STC							ANDC	ORC	XORC	NOP

(8) データ転送命令

	=-	サイ			F F	レッシンク	アドレッシングモード/命令長(バイト)	Ĭ () Ĭ	7 7			ハージーンが木	コンディションコード 写	実行ステート数 *1
		-K	#XX	k Rn	@ERn	@ (d, ERn)	@-ERn/ERn+	@aa	@ (d, PC)) @@aa	B	1 1 1 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2	H N Z V C /	/ ላ ነ ነገር ነገር
EEPMOV	EEPMOV EEPMOV.B										4	if R4L 0		8+4n*2
												Repeat @R5 @R6		
												R5+1 R5		
												R6+1 R6		
												R4L-1 R4L		
												Until R4L=0		
												else next;		
	EEPMOV.W										4	if R4 0		8+4n*²
												Repeat @R5 @R6		
												R5+1 R5		
												R6+1 R6		
												R4-1 R4		
												Until R4=0		
												else next;		

*1 実行ステート数は、オペコードおよびオペランドが内蔵メモリに存在する場合です。それ以外の場合は、「A.3 命令実行ステート数」を参照してください。 [世]

*2 nはR4LまたはR4の設定値です。

ビット11から桁上がりまたはビット11へ桁下がりが発生したとき1にセットされ、それ以外のとき0にクリアされます。

ビット27から桁上がりまたはビット27へ桁下がりが発生したとき1にセットされ、それ以外のとき0にクリアされます。 (2)

演算結果がゼロのとき、演算前の値を保持し、それ以外のとき0にクリアされます。 (3) 補正結果に桁上がりが発生したとき、1にセットされ、それ以外のとき演算前の値を保持します。 (4)

Eクロック同期転送命令の実行ステート数は一定ではありません。 (2) 除数が負のとき1にセットされ、それ以外のとき0にクリアされます。

(9)

除数がゼロのとき1にセットされ、それ以外のとき0にクリアされます。

(7)

商が負のとき1にセットされ、それ以外のとき0にクリアされます。 (8)

A.2 オペレーションコードマップ

表 A.2 オペレーションコードマップ (1)

			7.2		· · ·			1 1								
ш	表A.2(2)	表A.2(2)			BLE											
В	ADDX	SUBX			ват	JSR		2(3)								
Q	۸(<u>م</u>			BLT			表A.2(3)								
O	MOV	CMP			BGE	BSR	>									
В	表A.2(2)	表A.2(2)			BMI		MOV	EEPMOV								
A	表A.2(2)	表A.2(2)			BPL	JMP		表A.2(2)								
6	Q	В			BVS			表A.2(2)								
8	ADD	SUB	0	<u> </u>	BVC	表A.2(2)		MOV	ADD	×	Ē	×	OR	Œ	Q	20
7	LDC	表A.2(2)	2	2	BEQ		BST BIST	BLD	ΑΓ	ADDX	CMP	SUBX	0	XOR	AND	MOV
9	ANDC	AND.B			BNE	RTE	AND	BAND								
5	XORC	XOR.B			BCS	BSR	XOR	BXOR								
4	ORC	OR.B			BCC	RTS	OR	BOR								
е	LDC	表A.2(2)			BLS	DIVXU		BTST								
2	STC	表A.2(2)			BHI	MULXU		BCLR								
-	表A.2(2)	表A.2(2)			BRN	DIVXU		BNOT								
0	NOP	表A.2(2)			BRA	MULXU		BSET								
AH	0	1	2	8	4	5	9	7	8	6	A	В	O	D	В	ш

- 1000円 - 100

第1バイト 第2バイト AH AL BH BL

BL
ВН
AL
AH

-10			~,								_	(_			
F	表A.2 (3)		NC						EXTS		DEC		BLE		
Ш													BGT		
D	表A.2 (3)		NC						EXTS		DEC		BLT		
О	表A.2(3) 表A.2(3)	ADD		MOV						SUB		CMP	BGE		
В		A		M	SHAL	SHAR	ROTL	ROTR	NEG	ร		ō	IMB		
A													748		
6			ADDS		SHAL	SHAR	ROTL	ROTR	NEG		SUBS		BVS		
8	SLEEP		AD		RS	SH	RC	RC	ž		ns		BVC		
7			NC						EXTU		DEC		DEG		
9													BNE	AND	AND
2			NC						EXTU		DEC		BCS	XOR	XOR
4	LDC/STC												BCC	OR	OR
3					SHLL	SHLR	ROTXL	ROTXR	NOT				BLS	SUB	SUB
2													IHB	CMP	CMP
-					H	LB.	LXL	TXR	TC				BRN	ADD	ADD
0	MOV	INC	ADDS	DAA	SHLL	SHLR	ROTXL	ROTXR	NOT	DEC	SUBS	DAS	BRA	MOV	MOV
HA H	10	0A	80	0F	10	=	12	13	17	1A	18	Ħ	58	62	7A

表 A.2 オペレーションコードマップ (2)

	表	₹ A.:	2 :	オペ	レ-	-シ	ョン	′コ-	-ド	マッ	プ	(3))
	В	LDC STC											
DHの最上位ピットが0の場合を示します。 DHの最上位ピットが1の場合を示します。	Q	LDC STC											
トが0の場 トが1の場	O												
の最上位ビッの最上位ビッ	В	LDC STC											
H H	⋖												
•	6	LDC STC											
 	80												
	7						BLD BILD	BST BIST			BLD BILD	BST BIST	
	9				AND		BAND				BAND BIAND		
	2				XOR		BXOR				BXOR		
7 T	4				OR		BOR BIOR				BORBIOR		
第4八 DH	ε			DIVXS		BTST	BTST F			BTST	BTST		
第3/(イト CH CL	2		MULXS					BCLR	BCLR			BCLR	BCLR
第2バイト BH BL	-			DIVIXS				BNOT	BNOT			BNOT	BNOT
第1バイト AH AL	0		MULXS					BSET	BSET			BSET	BSET
- 二 令 信 … ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・	OL AHALBHBTGH	01406	01C05	01D05	01F06	7Cr06 *1	7Cr07 *1	7Dr06 *1	7Dr07 *1	7Eaa6 *2	7Eaa7 *2	7Faa6 *2	7Faa7 *2

【注】*1 rはレジスタ指定部*2 aaは絶対アドレス指定部

A.3 命令実行ステート数

H8/300H CPU の各命令についての実行状態と実行ステート数の計算方法を示します。

表 A.4 に命令の実行状態として、命令実行中に行われる命令フェッチ、データリード / ライトなどのサイクル数を示し、表 A.3 に各々のサイクルに必要なステート数を示します。命令の実行ステート数は次の計算式で計算されます。

実行ステート数 = I・S, + J・S, + K・S, + L・S, + M・S, + N・S,

実行ステート数計算例

(例)内蔵 ROM より命令をフェッチし、内蔵 RAM をアクセスした場合

1. BSET #0, @FF00

表A.4より

I = L = 2, J = K = M = N = 0

表A.3より

 $S_1 = 2$, $S_L = 2$

実行ステート数 = 2×2+2×2=8

内蔵ROMより命令をフェッチし、内蔵ROMより分岐アドレスをリード、スタック領域は内蔵RAMとした場合

2. JSR @@30

表A.4より

I = 2, J = K = 1, L = M = N = 0

表A.3より

 $S_1 = S_1 = S_K = 2$

実行ステート数 = $2 \times 2 + 1 \times 2 + 1 \times 2 = 8$

表 A.3 実行状態 (サイクル)に要するステート数

		アク	セス対象
実行状態(サイクル)		内蔵メモリ	内蔵周辺モジュール
命令フェッチ	S		
分岐アドレスリード	S _J		-
スタック操作	S_{κ}	2	
バイトデーアクセス	S _L		2または3*
ワードデータアクセス	S _M		-
内部動作	S _N		1

【注】 * 内蔵周辺モジュールによって異なります。詳細は、「23.1 レジスタアドレス一覧(アドレス順)」を参照してください。



表 A.4 命令の実行状態 (サイクル数)

命令	ニーモニック	命令	分岐	スタック	バイト	ワード	内部動作
		フェッチ	アドレス	操作	データ	データ	
			リード		アクセス	アクセス	
		I	J	K	L	М	N
ADD	ADD.B #xx:8, Rd	1					
	ADD.B Rs, Rd	1					
	ADD.W #xx:16, Rd	2					
	ADD.W Rs, Rd	1					
	ADD.L #xx:32, ERd	3					
	ADD.L ERs, ERd	1					
ADDS	ADDS #1/2/4, ERd	1					
ADDX	ADDX #xx:8, Rd	1					
	ADDX Rs, Rd	1					
AND	AND.B #xx:8, Rd	1					
	AND.B Rs, Rd	1					
	AND.W #xx:16, Rd	2					
	AND.W Rs, Rd	1					
	AND.L #xx:32, ERd	3					
	AND.L ERs, ERd	2					
ANDC	ANDC #xx:8, CCR	1					
BAND	BAND #xx:3, Rd	1					
	BAND #xx:3, @ERd	2			1		
	BAND #xx:3, @ aa:8	2			1		
Bcc	BRA d:8 (BT d:8)	2					
	BRN d:8 (BF d:8)	2					
	BHI d:8	2					
	BLS d:8	2					
	BCC d:8 (BHS d:8)	2					
	BCS d:8 (BLO d:8)	2					
	BNE d:8	2					
	BEQ d:8	2					
	BVC d:8	2					
	BVS d:8	2					
	BPL d:8	2					
	BMI d:8	2					
	BGE d:8	2					
	BLT d:8	2					

命令	ニーモニック	命令	分岐	スタック	バイト	ワード	内部動作
		フェッチ	アドレス	操作	データ	データ	
			リード		アクセス	アクセス	
		I	J	K	L	М	N
Bcc	BGT d:8	2					
	BLE d:8	2					
	BRA d:16(BT d:16)	2					2
	BRN d:16(BF d:16)	2					2
	BHI d:16	2					2
	BLS d:16	2					2
	BCC d:16(BHS d:16)	2					2
	BCS d:16(BLO d:16)	2					2
	BNE d:16	2					2
	BEQ d:16	2					2
	BVC d:16	2					2
	BVS d:16	2					2
	BPL d:16	2					2
	BMI d:16	2					2
	BGE d:16	2					2
	BLT d:16	2					2
	BGT d:16	2					2
	BLE d:16	2					2
BCLR	BCLR #xx:3, Rd	1					
	BCLR #xx:3, @ERd	2			2		
	BCLR #xx:3, @aa:8	2			2		
	BCLR Rn, Rd	1					
	BCLR Rn, @ERd	2			2		
	BCLR Rn, @aa:8	2			2		
BIAND	BIAND #xx:3, Rd	1					
	BIAND #xx:3, @ERd	2			1		
	BIAND #xx:3, @aa:8	2			1		
BILD	BILD #xx:3, Rd	1		· · · · · · · · · · · · · · · · · · ·			
	BILD #xx:3, @ERd	2			1		
	BILD #xx:3, @aa:8	2			1		
BIOR	BIOR #xx:3, Rd	1					
	BIOR #xx:3, @ERd	2			1		
	BIOR #xx:3, @aa:8	2			1		

命令	ニーモニック	命令	分岐	スタック	バイト	ワード	内部動作
		フェッチ	アドレス	操作	データ	データ	
			リード		アクセス	アクセス	
		I	J	K	L	М	N
BIST	BIST #xx:3, Rd	1					
	BIST #xx:3, @ERd	2			2		
	BIST #xx:3, @aa:8	2			2		
BIXOR	BIXOR #xx:3, Rd	1					
	BIXOR #xx:3, @ERd	2			1		
	BIXOR #xx:3, @aa:8	2			1		
BLD	BLD #xx:3, Rd	1					
	BLD #xx:3, @ERd	2			1		
	BLD #xx:3, @aa:8	2			1		
BNOT	BNOT #xx:3, Rd	1					
	BNOT #xx:3, @ERd	2			2		
	BNOT #xx:3, @aa:8	2			2		
	BNOT Rn, Rd	1					
	BNOT Rn, @ERd	2			2		
	BNOT Rn, @aa:8	2			2		
BOR	BOR #xx:3, Rd	1					
	BOR #xx:3, @ERd	2			1		
	BOR #xx:3, @aa:8	2			1		
BSET	BSET #xx:3, Rd	1					
	BSET #xx:3, @ERd	2			2		
	BSET #xx:3, @aa:8	2			2		
	BSET Rn, Rd	1					
	BSET Rn, @ERd	2			2		
	BSET Rn, @aa:8	2			2		
BSR	BSR d:8	2		1			
	BSR d:16	2		1			2
BST	BST #xx:3, Rd	1					
	BST #xx:3, @ERd	2			2		
	BST #xx:3, @aa:8	2			2		
BTST	BTST #xx:3, Rd	1					
	BTST #xx:3, @ERd	2			1		
	BTST #xx:3, @aa:8	2			1		
	BTST Rn, Rd	1					
	BTST Rn, @ERd	2			1		
	BTST Rn, @aa:8	2			1		

命令	ニーモニック	命令 フェッチ	分岐 アドレス	スタック 操作	バイト データ	ワード データ	内部動作
		7197	リード	3x1F	アクセス	アクセス	
		I	J	К	L	М	N
BXOR	BXOR #xx:3, Rd	1					
	BXOR #xx:3, @ERd	2			1		
	BXOR #xx:3, @aa:8	2			1		
CMP	CMP.B #xx:8, Rd	1					
	CMP.B Rs, Rd	1					
	CMP.W #xx:16, Rd	2					
	CMP.W Rs, Rd	1					
	CMP.L #xx:32, ERd	3					
	CMP.L ERs, ERd	1					
DAA	DAA Rd	1					
DAS	DAS Rd	1					
DEC	DEC.B Rd	1					
	DEC.W #1/2, Rd	1					
	DEC.L #1/2, ERd	1					
DIVXS	DIVXS.B Rs, Rd	2					12
	DIVXS.W Rs, ERd	2					20
DIVXU	DIVXU.B Rs, Rd	1					12
	DIVXU.W Rs, ERd	1					20
EEPMOV	EEPMOV.B	2			2n+2*1		
	EEPMOV.W	2			2n+2*1		
EXTS	EXTS.W Rd	1					
	EXTS.L ERd	1					
EXTU	EXTU.W Rd	1					
	EXTU.L ERd	1					
INC	INC.B Rd	1					
	INC.W #1/2, Rd	1					
	INC.L #1/2, ERd	1					
JMP	JMP @ERn	2					
	JMP @aa:24	2					2
	JMP @ @ aa:8	2	1				2
JSR	JSR @ERn	2		1			
	JSR @aa:24	2		1			2
	JSR @ @aa:8	2	1	1			



命令	ニーモニック	命令	分岐	スタック	バイト	ワード	内部動作
		フェッチ	アドレス	操作	データ	データ	
			リード		アクセス	アクセス	
		I	J	K	L	M	N
LDC	LDC #xx:8, CCR	1					
	LDC Rs, CCR	1					
	LDC@ERs, CCR	2				1	
	LDC@(d:16, ERs), CCR	3				1	
	LDC@(d:24,ERs), CCR	5				1	
	LDC@ERs+, CCR	2				1	2
	LDC@aa:16, CCR	3				1	
	LDC@aa:24, CCR	4				1	
MOV	MOV.B #xx:8, Rd	1					
	MOV.B Rs, Rd	1					
	MOV.B @ERs, Rd	1			1		
	MOV.B @(d:16, ERs), Rd	2			1		
	MOV.B @(d:24, ERs), Rd	4			1		
	MOV.B @ERs+, Rd	1			1		2
	MOV.B @aa:8, Rd	1			1		
	MOV.B @ aa:16, Rd	2			1		
	MOV.B @ aa:24, Rd	3			1		
	MOV.B Rs, @ERd	1			1		
	MOV.B Rs, @(d:16, ERd)	2			1		
	MOV.B Rs, @(d:24, ERd)	4			1		
	MOV.B Rs, @-ERd	1			1		2
	MOV.B Rs, @aa:8	1			1		
	MOV.B Rs, @aa:16	2			1		
	MOV.B Rs, @aa:24	3			1		
	MOV.W #xx:16, Rd	2					
	MOV.W Rs, Rd	1					
	MOV.W @ERs, Rd	1				1	
	MOV.W @(d:16,ERs), Rd	2				1	
	MOV.W @(d:24,ERs), Rd	4				1	
	MOV.W @ERs+, Rd	1				1	2
	MOV.W @aa:16, Rd	2				1	
	MOV.W @aa:24, Rd	3				1	
	MOV.W Rs, @ERd	1				1	
	MOV.W Rs, @(d:16,ERd)	2				1	
	MOV.W Rs, @(d:24,ERd)	4				1	

命令	ニーモニック	命令	分岐	スタック	バイト	ワード	内部動作
		フェッチ	アドレス	操作	データ	データ	
			リード		アクセス	アクセス	
		I	J	K	L	М	N
MOV	MOV.W Rs, @-ERd	1				1	2
	MOV.W Rs, @aa:16	2				1	
	MOV.W Rs, @aa:24	3				1	
	MOV.L #xx:32, ERd	3					
	MOV.L ERs, ERd	1					
	MOV.L @ERs, ERd	2				2	
	MOV.L @(d:16,ERs), ERd	3				2	
	MOV.L @(d:24,ERs), ERd	5				2	
	MOV.L @ERs+, ERd	2				2	2
	MOV.L @aa:16, ERd	3				2	
	MOV.L @aa:24, ERd	4				2	
	MOV.L ERs,@ERd	2				2	
	MOV.L ERs, @(d:16,ERd)	3				2	
	MOV.L ERs, @(d:24,ERd)	5				2	
	MOV.L ERs, @-ERd	2				2	2
	MOV.L ERs, @aa:16	3				2	
	MOV.L ERs, @aa:24	4				2	
MOVFPE	MOVFPE @aa:16, Rd*2	2			1		
MOVTPE	MOVTPE Rs,@aa:16*2	2			1		
MULXS	MULXS.B Rs, Rd	2					12
	MULXS.W Rs, ERd	2					20
MULXU	MULXU.B Rs, Rd	1					12
	MULXU.W Rs, ERd	1					20
NEG	NEG.B Rd	1					
	NEG.W Rd	1					
	NEG.L ERd	1					
NOP	NOP	1					
NOT	NOT.B Rd	1					
	NOT.W Rd	1					
	NOT.L ERd	1					
	NOT.B Rd NOT.W Rd	1					

命令	ニーモニック	命令	分岐	スタック	バイト	ワード	内部動作
		フェッチ	アドレス	操作	データ	データ	
			リード		アクセス	アクセス	
		I	J	K	L	М	N
OR	OR.B #xx:8, Rd	1					
	OR.B Rs, Rd	1					
	OR.W #xx:16, Rd	2					
	OR.W Rs, Rd	1					
	OR.L #xx:32, ERd	3					
	OR.L ERs, ERd	2					
ORC	ORC #xx:8, CCR	1					
POP	POP.W Rn	1				1	2
	POP.L ERn	2				2	2
PUSH	PUSH.W Rn	1				1	2
	PUSH.L ERn	2				2	2
ROTL	ROTL.B Rd	1					
	ROTL.W Rd	1					
	ROTL.L ERd	1					
ROTR	ROTR.B Rd	1					
	ROTR.W Rd	1					
	ROTR.L ERd	1					
ROTXL	ROTXL.B Rd	1					
	ROTXL.W Rd	1					
	ROTXL.L ERd	1					
ROTXR	ROTXR.B Rd	1					
	ROTXR.W Rd	1					
	ROTXR.L ERd	1					
RTE	RTE	2		2			2
RTS	RTS	2		1			2
SHAL	SHAL.B Rd	1					
	SHAL.W Rd	1					
	SHAL.L ERd	1					
SHAR	SHAR.B Rd	1					
	SHAR.W Rd	1					
	SHAR.L ERd	1					
SHLL	SHLL.B Rd	1					
	SHLL.W Rd	1					
	SHLL.L ERd	1					

命令	ニーモニック	命令	分岐	スタック	バイト	ワード	内部動作
		フェッチ	アドレス	操作	データ	データ	
			リード		アクセス	アクセス	
		I	J	K	L	M	N
SHLR	SHLR.B Rd	1					
	SHLR.W Rd	1					
	SHLR.L ERd	1					
SLEEP	SLEEP	1					
STC	STC CCR, Rd	1					
	STC CCR, @ERd	2				1	
	STC CCR, @(d:16,ERd)	3				1	
	STC CCR, @(d:24,ERd)	5				1	
	STC CCR,@-ERd	2				1	2
	STC CCR, @aa:16	3				1	
	STC CCR, @aa:24	4				1	
SUB	SUB.B Rs, Rd	1					
	SUB.W #xx:16, Rd	2					
	SUB.W Rs, Rd	1					
	SUB.L #xx:32, ERd	3					
	SUB.L ERs, ERd	1					
SUBS	SUBS #1/2/4, ERd	1					
SUBX	SUBX #xx:8, Rd	1					
	SUBX Rs, Rd	1					
XOR	XOR.B #xx:8, Rd	1					
	XOR.B Rs, Rd	1					
	XOR.W #xx:16, Rd	2					
	XOR.W Rs, Rd	1					
	XOR.L #xx:32, ERd	3					
	XOR.L ERs, ERd	2					
XORC	XORC #xx:8, CCR	1					

[【]注】 *1 nは R4L、R4の設定値です。ソース側、デスティネーション側のアクセスが、それぞれ(n+1)回行われます。

^{*2} 本 LSI では使用できません。

A.4 命令とアドレッシングモードの組み合わせ

表 A.5 命令とアドレッシングモードの組み合わせ

				衣 A.5 中マとアトレッシングモートの組み合わせ																											
		I	WL	I		I	Ι	I	I	1	I	ı			ı	ı	I	1		-	-	I	I	_				-	I		BW
	@ @ aa:8	I	ı	1		ı	ı	I	Ι	1	ı	I			ı	ı	ı	I		1	-	1	I		-	I	Ι	-		ı	I
	@(d:16.PC)	I	I	I		I	1	-	-	-	I	ı			ı	ı	I	I		-	_	Ι		_	_	Ι	_	_	I	ı	1
	@ (d:8.PC)	I	I	I		I	Ι	I	Ι	I	I	I			ı	I	I	I		Ι	-	Ι		ı	1	I	1	_	I	ı	ı
	@ aa:24	BWL	I	I		I	I	I	I	ı	I	ı			ı	ı	I	I		I	Ι	Ι	I		Ι	I	Μ	Μ	I	ı	I
五 二 二 3	@aa:16	BWL	I			I	I	I	I	1	I	I			I	I	I	I		-	_	-	I	-	_	I	Μ	Μ		I	Ι
	@aa:8	В		I		ı	I	I	I	I	ı	ı			I	I	I	1		I	В	ı	I	-	Ι	I	I	I	ı	ı	ı
アドレッ	@EKN @(d:16.EKN) @(d:24.EKN) @EKN+/@EKN	BWL	ı	1		ı		ı	-	1	ı	I			ı	ı	ı	1			_	1	1			ı	W	W	1	ı	ı
	@(d:24.EHn)	BWL	I	I		ı	ı	1	Ι	-	ı	ı			ı	ı	I	I		I	1	I	I	_	1	I	M	M	I	ı	ı
	@(d:16.EHn)	BWL	I	I		I	I	I	I	I	I	ı			ı	ı	I	ı		I	I	I	I	1	I	I	M	M	I	ı	1
Ĺ	@EKn	BWL	ı	I		I	Ι	I	I	Ι	ı	ı			ı	ı	I	1		Ι	В	ı		-	-	I	W	W	1	ı	ı
ď	ž	BWL	I	I		BWL	BWL	В	٦	BWL	В	BW			BWL	ML	BWL	BWL		BWL	В	I	I	-	Ι	ı	В	В	I	ı	-
	× #	BWL	I	I		BWL	ML	В	-	1	I	ı			I	I	I	I		-	_	1			_	I	В	_	В	I	Ι
· 公公公司 · 公公公司 · 公公	\rightarrow	MOV	POP, PUSH	戦 送 MOVFPE,	MOVTPE	ADD, CMP	哥 SUB	演 ADDX, SUBX	ADDS, SUBS	inc, dec	DAA, DAS	MULXU,	MULXS,	DIVXS	NEG	EXTU, EXTS	論 AND, OR, XOR	斯 MOT		シフト命令	ビット操作命令	BCC, BSR	顺 論 JMP, JSR	RTS	› RTE	SLEEP	۲ LDC	則 STC	命 ANDC, ORC,	NOP	ブロック転送命令
±20 4⊞	ı.	",	×-#	m- >>> 1/4	4 VI'	١ '	(m) 1/2	,,,T; (III	ψ AΠ,	V'							41102.5	+4 57T (MIN)	AT /II.			11	= '-	. 111	′′′	. 🗸 🗓	. 7	य⊏ %	= 4¤ /1,		\perp

B. I/O ポート

B.1 I/O ポートブロック図




図 B.1(a) ポート 1 ブロック図 (P16 端子) (F-ZTAT 版)




図 B.1(b) ポート 1 ブロック図 (P16 端子) (マスク ROM 版)




図 B.1(c) ポート 1 ブロック図 (P15~P12 端子)




図 B.1 (d) ポート 1 ブロック図 (P11、P10 端子)




図 B.2(a) ポート 3 ブロック図 (P37 端子) (F-ZTAT 版)




図 B.2(b) ポート 3 ブロック図 (P37 端子) (マスク ROM 版)




図 B.2(c) ポート 3 ブロック図 (P36 端子) (F-ZTAT 版)




図 B.2(d) ポート 3 ブロック図 (P36 端子) (マスク ROM 版)




図 B.2(e) ポート3ブロック図(P32端子)




図 B.2(f) ポート 3 ブロック図 (P31 端子)




図 B.2(g) ポート 3 ブロック図 (P30 端子)




図 B.3(a) ポート 4 ブロック図 (P42 端子)




図 B.3(b) ポート4ブロック図(P41端子)




図 B.3(c) ポート 4 ブロック図 (P40 端子)




図 B.4 ポート5ブロック図




図 B.5 ポート 6 ブロック図




図 B.6 ポート 7 ブロック図




図 B.7 ポート 8 ブロック図




図 B.8(a) ポート 9 ブロック図 (P93 端子)




図 B.8 (b) ポート 9 ブロック図 (P92 端子)




図 B.8(c) ポート 9 ブロック図 (P91、P90 端子)




図 B.9 ポート A ブロック図




図 B.10 (a) ポート B ブロック図 (PB7~PB3 端子)




図 B.10 (b) ポート B ブロック図 (PB2~PB0 端子)

B.2 各処理状態におけるポートの状態

動作モード	リセット	スリープ (高速/中速)	サブ スリープ	スタンバイ	サブ アクティブ	アクティブ (高速 / 中速)	ウォッチ
P16 ~ P10	ハイ インピー ダンス	保持	保持	ハイ インピー ダンス*	動作	動作	保持
P37、P36 P32 ~ P30	ハイ インピー ダンス	保持	保持	ハイ インピー ダンス*	動作	動作	保持
P42 ~ P40	ハイ インピー ダンス	保持	保持	ハイ インピー ダンス*	動作	動作	保持
P57 ~ P50	ハイ インピー ダンス	保持	保持	ハイ インピー ダンス*	動作	動作	保持
P67 ~ P60	ハイ インピー ダンス	保持	保持	ハイ インピー ダンス*	動作	動作	保持
P77 ~ P70	ハイ インピー ダンス	保持	保持	ハイ インピー ダンス*	動作	動作	保持
P87 ~ P80	ハイ インピー ダンス	保持	保持	ハイ インピー ダンス*	動作	動作	保持
P93 ~ P90	ハイ インピー ダンス	保持	保持	ハイ インピー ダンス*	動作	動作	保持
PA3 ~ PA0	ハイ インピー ダンス	保持	保持	ハイ インピー ダンス*	動作	動作	保持
PB7 ~ PB5、 PB4、PB3、 PB2 ~ PB0	ハイ インピー ダンス	ハイ インピー ダンス	ハイ インピー ダンス	ハイ インピー ダンス*	ハイ インピー ダンス	ハイ インピー ダンス	ハイ インピー ダンス

【注】 * レジスタは保持、出力はハイインピーダンス

C. 製品型名一覧

	製品分類		製品型名	マーク型名	パッケージ
					(パッケージコード)
H8/38076R	フラッシュ	標準仕様品	HD64F38076RH4	F38076H4	80 ピン QFP (FP-80A)
	メモリ版		HD64F38076RH10	F38076H10	
			HD64F38076RW4	F38076W4	80ピンTQFP(TFP-80C)
			HD64F38076RW10	F38076W10	
			HD64F38076RLP4V	F38076RLP4V	80 ピン P-TFLGA
			HD64F38076RLP10V	F38076RLP10V	(TLP-85V)
			HCD64F38076RC4	-	チップ
			HCD64F38076RC10	-	チップ
		広温度範囲	HD64F38076RH10W	F38076H10	80 ピン QFP (FP-80A)
		仕様品	HD64F38076RW10W	F38076W10	80ピンTQFP(TFP-80C)
			HD64F38076RLP10WV	F38076RLP10WV	80 ピン P-TFLGA (TLP-85V)
	マスク	標準仕様品	HD64338076RH	38076(***)H	80 ピン QFP (FP-80A)
	ROM 版		HD64338076RW	38076(***)W	80ピンTQFP(TFP-80C)
			HD64338076RLPV	38076R(***)LPV	80 ピン P-TFLGA (TLP-85V)
			HCD64338076R	-	チップ
		広温度範囲	HD64338076RHW	38076(***)H	80 ピン QFP (FP-80A)
		仕様品	HD64338076RWW	38076(***)W	80ピンTQFP(TFP-80C)
			HD64338076RLPWV	38076R(***)LPWV	80 ピン P-TFLGA (TLP-85V)

	製品分類		製品型名	マーク型名	パッケージ
					(パッケージコード)
H8/38075R	マスク	標準仕様品	HD64338075RH	38075(***)H	80ピンQFP (FP-80A)
	ROM 版		HD64338075RW	38075(***)W	80ピンTQFP(TFP-80C)
			HD64338075RLPV	38075R(***)LPV	80 ピン P-TFLGA (TLP-85V)
			HCD64338075R		チップ
		広温度範囲	HD64338075RHW	38075(***)H	80 ピン QFP (FP-80A)
		仕様品	HD64338075RWW	38075(***)W	80ピンTQFP(TFP-80C)
			HD64338075RLPWV	38075R(***)LPWV	80ピン P-TFLGA (TLP-85V)
H8/38074R	マスク	標準仕様品	HD64338074RH	38074(***)H	80 ピン QFP (FP-80A)
	ROM 版		HD64338074RW	38074(***)W	80ピンTQFP(TFP-80C)
			HD64338074RLPV	38074R(***)LPV	80 ピン P-TFLGA (TLP-85V)
			HCD64338074R		チップ
		広温度範囲 仕様品	HD64338074RHW	38074(***)H	80 ピン QFP (FP-80A)
			HD64338074RWW	38074(***)W	80ピンTQFP(TFP-80C)
			HD64338074RLPWV	38074R(***)LPWV	80 ピン P-TFLGA (TLP-85V)
H8/38073R	マスク	標準仕様品	HD64338073RH	38073(***)H	80 ピン QFP (FP-80A)
	ROM 版		HD64338073RW	38073(***)W	80ピンTQFP(TFP-80C)
			HD64338073RLPV	38073R(***)LPV	80 ピン P-TFLGA (TLP-85V)
			HCD64338073R		チップ
		広温度範囲 仕様品	HD64338073RHW	38073(***)H	80 ピン QFP (FP-80A)
			HD64338073RWW	38073(***)W	80ピンTQFP(TFP-80C)
			HD64338073RLPWV	38073R(***)LPWV	80 ピン P-TFLGA (TLP-85V)

【注】 マスク ROM 版の (***) は ROM コードです。

D. 外形寸法図




図 D.1 外形寸法図 (FP-80A)




図 D.2 外形寸法図 (TFP-80C)




図 D.3 外形寸法図 (TLP-85V)

E. チップ形状仕様図




図 E.1 チップ断面図 (HCD64338076R、HCD64338075R、HCD64338074R、HCD64338073R)




図 E.2 チップ断面図 (HCD64F38076R)

F. ボンディングパッド形状図




図 F.1 ボンディングパッド形状図

(HCD64F38076R、HCD64338076R、HCD64338075R、HCD64338074R、HCD64338073R)

G. チップトレイ仕様図




図 G.1 チップトレイ仕様図

(HCD64F38076R、HCD64338076R、HCD64338075R、HCD64338074R、HCD64338073R)




図 G.2 チップトレイ仕様図 (HCD64F38076R)

本版で改訂された箇所

項 目	ページ					修正	箇所			
全体	-	(修正前)	オンチ	ーップエ	ミュレ	ータ、	E7			
		(修正後)オンチップデバッギングエミュレータ								
1.4 端子機能	1-17	NMI 割り込み要求の説明を修正								
表 1.4 端子機能		(修正前)	ノンカ	スタマ	アブル割	り込	み要え	校入力	〕端子です。	
		(修正後) ノンマスカブル割り込み要求入力端子です。								
	1-18	表を修正								
		分類	記号	E)	ピン番号		パッド	入出力	機能	
				FP-80A TFP-80C	TLP-85V	番号。'	番号。'			
		16 ビットタイマ	TIOCB1	1	B1	1	1	入力	TGR1B のインブットキャプチャ入力端子です。	
		パルスユニット (TPU)	TIOCB2	3	B2	3	3	入力	TGR2B のインブットキャブチャ入力端子です。	
		シリアルコミュニ ケーションインタ フェース 4(SCI4)	SCK4	4	C2	4	-	入出力	SCI4 のデータ送受信時に用いる転送クロック端子 です。本端子は オンチップエミュレータデバッガな どを用いる場合、使用できません。	
		(F-ZTAT 版のみ)	SI4	8	E1	8	-	入力	SCI4 のデータ入力端子です。 本端子は オンチップエミュレータデパッガなどを 用いる場合、使用できません。	
			SO4	9	E3	9	-	出力	SCI4 のデータ出力端子です。 本端子は オンチップエミュレータデバッガなどを 用いる場合、使用できません。	


項目	ページ	修正箇所
2.1 アドレス空間とメモリマップ図 2.1 メモリマップ	2-2	Page Page
2.8.3 ビット操作命令	2-29	説明を修正 例 2: ポート 5 に BSET 命令を実行した場合 【BSET 命令実行前】 MOV.B #H80, R0L MOV.B R0L, @RAM0 MOV.B R0L, @PDR5 【BSET 命令実行後】 MOV.B @RAM0, R0L MOV.B R0L, @PDR5

項目	ページ	修正箇所				
2.8.3 ビット操作命令	2-31	説明を修正				
		例 3:ポート 5 の PCR5 に BCLR 命令を実行した場合				
		【BCLR 命令実行前】				
		MOV.B #H'3F, R0L				
		MOV.B ROL, @RAM0				
		MOV.B R0L, @PCR5				
		【BCLR 命令実行後】				
		MOV.B @RAM0,R0L				
		MOV.B ROL, @PCR5				
3.1 例外処理要因とベクタアドレス	3-2	表を修正				
表3.1 例外処理要因とベクタアドレス		割り込み要因発生元 例外処理要因 ベクタ番号 ベクタアドレスアドレスブレーク ブレーク条件成立 5 H000A - H000B				
3.2 リセット	3-3	説明を差し替え				
3.2.1 リセット例外処理	3-3	説明を差し替え				
3.3 割り込み	3-5	説明を修正				
		割り込み例外処理を開始させる要因には、14種類の外部割り込み(NMI、				
		IRQ0、IRQ1、IRQ3、IRQ4、IRQAEC、WKP7~WKP0)と、内蔵周辺モ				
		ジュールからの要求によるフラッシュメモリ版 25 種類、マスク ROM 版 24 種類の内部要因があります。				
		割り込みコントローラは、NMI 以外の割り込みに 3 レベルのマスクレベ				
		ルを設定して、多重割り込みの制御を行うことができます。割り込みのマ				
		スクレベルは、割り込みコントローラのインタラプトプライオリティレジ				
		スタA~E(IPRA~IPRE)で設定します。				
3.5.1 スタック領域に関する使用上の	3-7	説明を修正				
注意事項		すなわち、レジスタの退避には「PUSH.W Rn(MOV.W Rn, @-SP)」				
		または「PUSH.L ERn(MOV.L ERn, @-SP)」、復帰には「POP.W Rn				
		(MOV.W @SP+, Rn)」または「POP.L ERn (MOV.L @SP+, ERn)」				
		を使用してください。				
		また、割り込み例外処理および RTE 命令実行時に行われる CCR の退避および復帰は、ワードサイズで扱われます。				
4.1 特長	4-1	説明を修正				
		● IPR により、マスクレベルを設定可能				
		割り込みマスクレベルを設定するインタラプトプライオリティレジスタ				
		(IPR)により、NMI とアドレスブレーク以外の割り込み要求にはモジュ				
		ールごとに 3 レベルのマスクレベルを設定できます。				
図 4.1 割り込みコントローラのブロッ		図を修正				
ク図		マスクレベル判定				



項目	ページ	修正箇所					
4.3.8 インタラプトプライオリティレ	4-10	説明を修正					
ジスタA~E(IPRA~IPRE)		│ │IPR は、NMI、アドレスブレークを除く割り込みマスクレベル(レベル2					
		~ 0) を設定します。					
		ビット 7、6、ビット 5、4、ビット 3、2、ビット 1、0 に H'0 ~ H'3 の範囲					
		の値を設定することによって、対応する割り込み要求のマスクレベルが決					
		まります。					
		7 IPRn7 0 R/W 対応する割り込み要因のマスクレベルを設定します。					
		6 IPRn6 0 R/W 00:マスクレベル0(最低) 01:マスクレベル1					
		1*:マスクレベル2(最高)					
		5 IPRn5 0 R/W 対応する割り込み要因のマスクレベルを設定します。					
		4 IPRn4 0 R/W 00:マスクレベル0(最低) 01:マスクレベル1					
		1*:マスクレベル2(最高)					
		3 IPRn3 0 R/W 対応する割り込み要因のマスクレベルを設定します。 2 IPRn2 0 R/W 00:マスクレベル(0) (最低)					
		01: マスクレベル 1					
		1*:マスクレベル2(最高) 1 IPRn1 0 R/W 対応する割り込み要因のマスクレベルを設定します。					
		0 IPRn0 0 R/W 00: マスクレベル 0 (最低)					
		01:マスクレベル1 1*:マスクレベル2(最高)					
4.3.9 インタラプトマスクレジスタ	4-11	説明を修正					
(INTM)		ビット ビット名 初期値 R/W 説 明 1 INTM1 0 R/W 割り込みのマスクレベルを設定します。					
		0 INTMO 0 R/W 1*: マスクレベル1以下の割り込みをマスクする。					
		01:マスクレベル 0 の割り込みをマスクする。 00:すべての割り込みを受け付ける。					
4.4.1 外部割り込み	4-11	説明を修正					
(2)WKP7~WKP0 割り込み		IPR により割り込みマスクレベルを設定できます。					
(3) IRQ4、IRQ3、IRQ1、IRQ0 割り							
込み							
(4)IRQAEC 割り込み	4-12						
4.4.2 内部割り込み	4-12	説明を修正					
4.4.2 内部割り込み	4-12						
		● IPR によって、割り込み要因のマスクレベルを設定できます。					
4.5 割り込み例外処理ベクタテーブル	4-13	説明を修正					
		表4.2に割り込み例外処理要因とベクタアドレスおよび割り込み優先順位					
		の一覧を示します。 優先順位はベクタ番号の小さいものほど高くなりま					
		す。また、モジュール内の優先順位は固定されています。IPR により NMI、					
		アドレスプレーク以外の割り込みマスクレベルを変更することができま					
		す。					
	4-15	表を修正					
	7 10	CCR INTM 状態					
表 4.3 割り込み制御状態		I INTM1 INTMO					
		1 * NMI、アドレスブレーク以外のすべての割り込みをマスクする 0 1 * マスクレベル 1 以下の割り込みをマスクする					
		0 1 マスクレベル・ロ、ドル制の込みをマスクする					
		0 0 すべての割り込みを受け付ける					
		1					

項目	ページ	修正箇所			
項 目 4.6 割り込み動作	ページ 4-15	 説明を削除、修正、追加 割り込みイネーブルビットが1にセットされている割り込み要因が生したとき、割り込みコントローラに対して割り込み要求が送られす。 INTM レジスタの INTM1、INTM0 ビットおよび CCR の I ビットを照し、以下の制御を行います。 I ビットが1にセットされている場合、割り込み要求は保留となます。 I ビットが0にクリア、INTM1 が1にセットされている場合、マクレベル1以下の割り込みは保留となります。 I ビットが0にクリア、INTM1 ビットが0にクリア、INTM0 ビッが1にセットされている場合、マスクレベル0の割り込みは保留なります。 I、INTM1、INTM0 ビットがいずれも0にクリアされている場合すべての割り込みが受け付けられます。 			
図4.2 割り込み受け付けまでのフロー	4-16	3. INTM レジスタの INTM1、INTM0 ピットおよび CCR の I ピットにより保留されない割り込みが競合した場合は、IPR の設定に関係なく表4.2 に従って優先順位の高い割り込み要求が選択されます。 図を修正			



項目	ページ	修正箇所				
5.2.4 内蔵発振器を選択する方法(マ	5-5	説明を追加				
スク ROM 版のみ)		 リセット期間中の IRQAEC 端子の入力レベルは、選択する発振器に応				
		じて必ず Vcc もしくは GND に固定してください。 リセットが解除された				
		時点で確定されます。				
5.3.1 32.768kHz/38.4kHz 水晶発振子	5-6	説明を修正				
を接続する方法		サブクロック発振器へクロックを供給するには、図 5.5 に示すように				
		32.768kHz または 38.4kHz の水晶発振子を接続します。				
図 5.5 32.768kHz/38.4kHz 水晶発振子		図を修正				
の接続例		発振周波数 メーカ 型 式 C ₁ C ₂ 推奨値 等価直列抵抗				
		38.4kHz エプソントヨコム				
 図 5.6 32.768kHz/38.4kHz 水晶発振子		図を修正				
の等価回路		C ₀ = 0.9pF (typ.)				
		R _s = 35k (max.)				
		【サブ発振回路使用上の注意】を追加				
5.3.3 外部クロックを入力する <mark>方法</mark>	5-7	タイトルを修正				
5.4.1 プリスケーラ S	5-8	説明を修正				
		プリスケーラSの出力は、各種内蔵周辺機能で共用しております。なお、				
		アクティブ(中速)モードおよびスリープ(中速)モードではプリスケー				
		ラ S のクロック入力は SYSCR2 の MA1、MA0 で設定した分周比のシス				
		テムクロックとなります。				
5.5.3 発振安定待機時間の定義	5-10	説明を修正				
		図 5.12 に示すように、 システムクロック発振器が停止しているモード				
		から、アクティブ(高速、中速)モードに遷移する場合、下記2項目(発				
		振開始時間、待機時間)の合計時間が必要となります。				
		(1)発振開始時間				
		割り込みが発生し、システムクロック発振器の発振波形が変化を開始した				
		時点から、システムクロックを発生し始めるまでの時間。				
		(2)待機時間				
		発振波形の周波数およびシステムクロックが <mark>発生</mark> してから、発振振幅が大				
		きくなり発振周波数が安定して CPU および周辺機能が動作し始めるまで				
		に必要とする時間。				

項目	ページ	修正箇所					
5.5.3 発振安定待機時間の定義	5-11	図を修正					
図 5.12 発振安定待機時間		#無決形 (OSC2) システムクロック () 発展開始時間 ・					
5.5.6 パワーオンリセット回路使用時の注意事項	5-12	説明を修正 本 LSI 内蔵のパワーオンリセット回路は、RES 端子に外付けするコンデンサの容量によりリセット解除時間を調整できます。 外付けのコンデンサ容量 を調整し、リセット解除前に発振が安定するまでの時間を確保してください。 詳細は「第 21 章 パワーオンリセット回路」を参照してください。					
6.1.1 システムコントロールレジスタ 1 (SYSCR1)	6-2	説明を追加、修正 ビット (2 切開値					

項目	ページ	修正箇所					
6.1.2 システムコントロールレジスタ	6-3	説明を追加、修正					
2 (SYSCR2)		ビット ゼット名 初期値 RW 説 明 4 NESEL 1 RW ノイズ除去サンブリング用波数速用 サプクロック無振器はつちょっチンクロック(w) を生成し、システムクロック 無無器は OSC クロックのサンブリング に成します。本ビットは、 w をサンブリングするときの osc クロックのサンブリング月波数を選択します。 osc = 2 - 10MHz のときは、0 を設定してください。 内臓発振器使用時には1を設定してください。 O: osc の 16 分周クロックでサンブリング 0: osc の 16 分周クロックでサンブリング					
	6-4	ビット ビット名 初期値 R/W 説 明					
		1 SA1 0 R/W サブアクティブモードクロックセレクト1、0 0 SA0 0 R/W サブアクティブモードのロックセレクト1、0 0 Uます。SA1、SA0 はサブアクティブモードでライトしても値は更新されません。 00: w/8 01: w/4 1x: w/2					
6.1.3 クロック停止レジスタ 1、2	6-4	CKSTPR1 の説明を修正、注を追加					
(CKSTPR1、CKSTPR2)		ピット ビット名 初期値 R/W 説 明					
		7 S4CKSTP**** 1 RW** SCI4 モジュールスタンパイ このビットが 0 のとき SCI4 はスタンパイ状態になります。 3 1 RW リザーブビット リード/ライト可能なリザーブビットです。 1 FROMCKSTP**** 1 RW** フラッシュメモリモジュールスタンパイ このビットが 0 のとき フラッシュメモリはスタンパイ状態になります。					
	6-5	*4 オンチップデバッギングエミュレータ使用時は必ず 1 にセットして ください。					
6.2 モード間遷移とLSIの状態 図 6.1 モード遷移図	6-6	注を修正 【注】割り込みによって各モード間の遷移を行う場合は、割り込み要因発 生のみで遷移することはできません。必ず割り込み要求を許可して ください。					
表 6.2 SLEEP 命令実行後の状態と割	6-7	表を修正					
り込みによる復帰先		選移前の状態					
表 6.3 各動作モードでの LSI の状態	6-8	注を修正、削除					

項目	ページ	修正箇所
6.2.5 サブアクティブモード	6-11	説明を削除
		サブアクティブモードではシステムクロック発振器 が停止し、A/D 変換器、PWM 以外の内蔵周辺モジュールは動作します。 サブアクティブモードの動作周波数は、SYSCR2 の SA1、SA0 により、ウォッチクロック (w) の 2 分周、4 分周、8 分周から選択できます。
6.3 直接遷移	6-12	説明を修正
		…SYSCR2のDTONを1にセットしてSLEEP命令を実行すると直接遷移します。アクティブモードで動作周波数を変更する場合にも有効です。遷移後は直接遷移割り込み例外処理を開始します。なお、IENR2により直接遷移割り込みが禁止されている場合は直接遷移せず、スリープモードまたはウォッチモードへ遷移します。 【注】CCRのIビットが1の状態で直接遷移を行うと、スリープモードまたはウォッチモードに遷移した。まま復帰不可能となります。
6.3.1 アクティブ(高速)モードから アクティブ(中速)モードへの直接遷移 時の時間について	6-13	説明を修正 〔例〕遷移後の CPU 動作クロック: osc/8 を選択した場合
6.3.2 アクティブ(高速)モードから サブアクティブモードへの直接遷移時 の時間について	6-13	説明を修正 〔例〕遷移後の CPU 動作クロック: w/8 を選択した場合
6.3.3 アクティブ(中速)モードから アクティブ(高速)モードへの直接遷移 時の時間について	6-13	説明を修正 〔例〕遷移前の CPU 動作クロック: osc/8 を選択した場合
6.3.4 アクティブ (中速)モードから サブアクティブモードへの直接遷移時 の時間について	6-14	説明を修正 〔例〕遷移前の CPU 動作クロック: osc/8 を選択した場合
6.3.5 サブアクティブモードからアク ティブ(高速)モードへの直接遷移時の 時間について	6-14	説明を修正 【例】遷移前の CPU 動作クロック: w/8、待機時間:8192 ステートを 選択した場合
6.3.6 サブアクティブモードからアクティブ(中速)モードへの直接遷移時の時間について	6-15	説明を修正 【例】CPU 動作クロック: 遷移前 w/8、遷移後 osc/8、待機時間: 8192 ステートを選択した場合 直接遷移時間 = (2+1) ×8tw + (8192+14) ×8tosc = 24tw + 65648tosc
7.3 オンボードプログラミング	7-6	プートモードに遷移すると、LSI内部に組み込まれているブートプログラムが起動します。 ブートプログラムは SCI3 (チャネル 2)を経由して外部に接続されたホストから書き込み制御プログラムを内蔵 RAM に転送し、フラッシュメモリを全面消去したうえで書き込み制御プログラムを実行します。

項目	ページ	修正箇所						
7.6 ライタモード	7-16	説明を修正						
		PROM ライタは 64k バイトフラッシュメモリ内蔵マイコンデバイスタ						
		イプ(FZTAT64V3)をサポートしているライタを使用してください。						
7.8 モジュールスタンバイモード設定	7-17	説明を修正						
時の注意事項		また、モジュールスタンバ	イモード時は、割	り込みが許可さ	された状態で割			
		り込み要因が発生してもべ	クタが読み出せた	よいため、プログ	ブラムが暴走す			
		る恐れがあります。						
9.1.5 端子機能	9-3	表を修正、注を追加						
• P15/TIOCB2		TPU チャネル 2 の設定 次表 (1) PCR15 -	次表(2)	1 0	次表 (3)			
		端子機能 -	P15 入力端子 P1	5 出力端子 P15 入力前	#子 P15 出力端子 DCB2 入力端子*			
		F → N → MD4 MD0 DI00	A > 1000 4 0		-			
		【注】* MD1、MD0=B'00 ります。	ימו ובימו כימו	場合に HOCB2	人刀媧子とな			
		TIOCB2 入力端子	シルア使用する	변수にけ PCR1	5を0に設定し			
		てください。	として使用する	M I I I I I I I I I I I I I I I I I I I	J & U ICIXIE U			
	9-4	表を修正						
	0 1	TPU チャネル 2 の設定 (2)	(3)	(1)			
		MD1、MD0 IOB3 - IOB0 B'0000	B'00 B'1xxx	B'0001 ~ B'0111	B'10、B'01、B'11 B'xxxx			
		CCLR1, CCLR0	, 51,	B'xx	BAAAA			
		出力機能 -		設定禁止				
P14/TIOCA2/TCLKC	9-4	表を修正						
		TPU チャネル 2 の設定	(1)	(1)	(2)			
		MD1、MD0	B'10		11			
		IOA3 ~ IOA0 CCLR1、CCLR0	B'xx00 以外	B'xx00 B'01 以外	B'01			
		出力機能	PWM E - F 1*3	PWM E- F2	-			
		ЩУЛЖВЕ	出力	出力				
		注を追加						
		(注】x:Don't care						
		*1 MD1、MD0=B'0	2 th 2 10 4 2 1 0	H스IT TIOCA	いまかせてした			
		ット MDT、MD0=B00) ハン IOA3=1 の	場合に TIOUAZ	: 八刀姉士とな			
			端子として使用す	「る場合には PC	R14 を 0 に設			
		定してください		,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,				
		*2 TCR_2 Ø TPS0	 C2 ~ TPSC0=B'11	 0 の場合に TC	LKC 入力端子			
		となります。						
		TCLKC を入力站	端子として使用す	る場合には PCI	R14 を 0 に設			
		定してください	0					
		*3 TIOCB2 端子は	出力禁止となりま	₹す。				

項目	ページ			修正箇所	ŕ																					
9.1.5 端子機能	9-5	表を修正																								
P13/TIOCB1/TCLKB		TPU チャネル 1 の設定	下表(1)	下表	(2)		下表(3)																			
		PCR13	-	0	1	0	1																			
		端子機能	-	P13 入力端子	P13 出力端子	P13 入力端 TIO	子 P13 出力端子 CB1 入力端子																			
					TCLKB ,	入力端子*																				
		TPU チャネル 1 の設定	(2)	(3)		(1)																			
		MD1、MD0 IOB3 - IOB0	B'0000	B'00		01 ~ B'0111	B'10、B'01、B'11 B'xxxx																			
		CCLR1、CCLR0	B 0000	BIXX	B'xx	01-80111	BAAA																			
		出力機能	-		ů.	设定禁止																				
• P12/TIOCA1/TCLKA	9-5	の場合に	TCR_2の TCLKB <i>)</i> を入力端子 ざさい。	人力端子とな	ります。		PSC0=B'101 13 を 0 に設定 (2)																			
		MD1、MD		B'10		1) B'1																				
		IOA3 ~ IOA		B'xx00 以夕	,	B'xx00																				
			CCLR1、CC	LR0	-	B'0	1 以外	B'01																		
		出力機能		PWM モード	1*3 PWM	モード2	-																			
				出力	8	出力																				
																							MD0=B'00	かつ IOA3= ⁻	1 の場合に	TIOCA1
		定して *2 TCR_1	1 を入力端 ください。 、TCR_2		D設定が TI		R12を0に設 PSC0=B'100																			
					TCLKA		子として使用		には PCF	R12を0に設																
					.a 																					
		*3 HOCB	1 姉子は出	力禁止とな	リよ す。																					

項目	ページ	修正						
9.2.5 端子機能	9-9	説明を修正、注を追加						
• P32/TXD32/SCL		PCR3 Ø PCR32、ICRR1 Ø ICE、SCR32 Ø TE、と SPCR Ø SPC32 Ø						
		組み合わせで、次のように切り替わります。						
		ICE SPC32 0	0 1					
		TE *	* *					
		PCR32 0 端子機能 P32 入力端子	1 * * * P32 出力端子 TXD32 出力端子* SCL 入出力端子					
		【注】*1 SPC32=1でTE=0の均	湯合、マーク状態となり、TXD32 出力					
		端子からは 1 が出力され	ます。					
• P31/RXD32/SDA	9-10	説明を修正						
		PCR3 Ø PCR31、ICCR1 Ø ICE、S	CR32 の RE の組み合わせで、次のよ					
		うに切り替わります。						
		ICE 0	0 1 *					
		PCR31 0	1 * *					
			P31 出力端子 RXD32 入力端子 SDA 入出力端子					
P30/SCK32/TMOW		説明を修正						
		PMR3 の TMOW と PCR3 の PCR3 の COM の組み合わせで、次のよう	O、SCR32 の CKE1、CKE0、SMR32					
								
		TMOW CKE1						
			KE0					
			OM					
			CR30					
0.2.4 治乙機能	0.10		1					
9.3.4 端子機能	9-13	表を修正、注を追加 TMOFH	0 1					
P42/TXD31/IrTXD/TMOFH		SPC31 0	1 *					
		TE *	0 1 *					
		PCR42 0 1 端子機能 P42 入力端子 P42 出力	* * * * * * * * * * * * * * * * * * *					
			場合、マーク状態となり、TXD32 出力 力端子からは 0 が出力されます。					
• P40/SCK31/TMIF		表を修正						
		TMIF	0 1					
		CKE1 0 CKE0 0	1 0 1 *					
		COM 0 1	* * * *					
		PCR40 0 1 端子機能 P40 入力端子 P40 出力端子 SCK3	* * * * * * * * * * * * * * * * * * *					
9.8.4 端子機能	9-26	表を修正						
• P92/IRQ4	5 _ 5	IRQ4	1					
		PCR92 0 1						
		端子機能	IRQ4 入力端子 設定禁止					
			,					




項目	ページ	修正箇所					
9.9.3 端子機能	9-28	説明を修正、注を追加					
• PA3/COM4		 PCRA の PCRA3 と LPCR の DTS1、DTS0、CMX、SGS3~SGS0 の組。					
		合わせで、次のように切り替わります。					
		DTS1, DTS0, CMX * B1000, B1010, B1000, B1010, B1010*					
		SGS3 - SGS0 B'0000 B'0000以外					
		PCRA3 0 1 * 0 1 * 0 1 * オープンとしてく オープンとしてく ださい!**					
		【注】*1 ポートの電源は Vcc レベルとなります。					
		*2 ポートの電源は LCD 駆動電源電圧レベルとなります。					
• PA2/COM3		説明を修正、注を追加					
		PCRA の PCRA2 と LPCR の DTS1、DTS0、CMX、SGS3~SGS0 の組み					
		合わせで、次のように切り替わります。					
		DTS1, DTS0, CMX * B'000, B'010以外 B'000, B'010 SGS3-SGS0 B'0000 B'0000以外					
		PCRA2 0 1 * 0 1					
		端子機能 PA2 入力端子** PA2 出力端子** COM3 出力識子 オーブンとしてく ださい** ださい**					
		【注】*1 ポートの電源は Vcc レベルとなります。					
		*2 ポートの電源は LCD 駆動電源電圧レベルとなります。					
• PA1/COM2	9-29	説明を修正、注を追加					
		PCRAのPCRA1とLPCRのDTS1、DTS0、CMX、SGS3~SGS0の組み					
		合わせで、次のように切り替わります。					
		SGS3 - SGS0 B'00000 B'00000 U/5\ PCRA1 0 1 * 0 1					
		第子機能 PA1 人力端子* PA1 出力端子* COM2 出力端子 オープンとしてく ださい** ださい**					
		【注】*1 ポートの電源は Vcc レベルとなります。					
		*2 ポートの電源は LCD 駆動電源電圧レベルとなります。					
PA0/COM1	•	説明を修正					
		PCRAのPCRA0とLPCRのDTS1、DTS0、CMX、SGS3~SGS0の組み					
		合わせで、次のように切り替わります。					
		DTS1, DTS0, CMX *					
		SGS3 - SGS0 B'0000 B'0000 以外 PCRA0 0 1 *					
		端子機能 PAO 入力端子 PAO 出力端子 COM1 出力端子					
9.10.3 端子機能	9-32	表を修正					
PB2/AN2/IRQ3		IRQ3 1					
		CH3 ~ CH0 *					
		端子機能 IRQ3 入力端子					
		【注】*: Don't care					

項目	ページ				修正箇所		
9.10.3 端子機能	9-33	表を修正					
• PB1/AN1/ĪRQ1		IRQ1 1					
		CH3~CH0 *					
			端子	機能		ĪRQ1 入力端子	
		【注】*:[Don't care				
PB0/AN0/ĪRQ0		表を修正					
			IR	Q0		1	
			CH3	CH0		*	
			端子	機能		IRQ0 入力端子	
		【注】*:[Don't care				
9.11.1 シリアルポートコントロール	9-34	説明を修正					
レジスタ(SPCR)			ット名 初期値	R/W		說明	
		3 SC	CINV3 0	R/W	設定します。 0: TXD32 端子の出	ータの極性を反転するか、しないかの切り替えを 出力データを反転しない	
						出力データを反転する	
	9-35		ット名 初期値	R/W		説明	
		2 SC	CINV2 0	R/W	RXD32 端子人力データ反転切り替え RXD32 端子の人力データの機性を反転するか、しないかの切り替えを 設定します。 の: RXD32 端子の人力データを反転しない 1: RXD32 端子の入力データを反転する TXD31/kTXD 端子出力データ反転切り替え		
		1 SC	CINV1 0	R/W			
		TXD31/hrTXD 端子の出力データの極性を反転するか、しないかの切り替えを設定します。					
		0: TXD31/hrTXD 端子の出力データを反転しない 1: TXD31/hrTXD 端子の出力データを反転する			#子の出力データを反転する		
		0 SC	CINVO 0	R/W	RW RXD31/IrRXD 端子入力データ反転切り替え RXD31/IrRXD 端子の入力データの極性を反転するか、しないかの切り 替えを設定します。		
		0:RXD31/IrRXD 端子の入力データを反転しない 1:RXD31/IrRXD 端子の入力データを反転する					
 9.12.1 未使用端子の処理	9-36	説明を削除					
		未使用端子が出力設定の場合は下記のいずれかの設定を推奨します。					
		1. 未使用端子を High レベル出力にし、外部に 100k 程度の抵抗をつけて Vcc にブルアップ					
		2. 未使用端子を Low レベル出力にし、外部に 100k 程度の抵抗をつけて GND にプルダウン					
10.3.5 RTC コントロールレジスタ 1	10-5	説明を修正					
(RTCCR1)	10.5	おれ 中					
				1		プットを除く全レジスタ、制御回路をリセットしまた後は、必ずこのピットを 0 にクリアしてくださ	
		3 -	0		・ ープピット ・ットは 0 ライトのみ行っ	ってください。	
		2~0 -	すべて0	- IJ ʧ	ーブピット ドすると常に0が読み出		

項目	ページ	修正箇所
10.3.7 クロックソースセレクトレジ	10-7	説明を修正
スタ(RTCCSR)		 フリーランカウンタは、 RTCCR1 の RUN ビットでカウンタの動作開始
		/ 動作停止を制御します。 🚽 🖟 以外のクロックを選択すると RTC は無効
		となり、8ビットのフリーランカウンタとして動作します。
		ピット ピット名 初期値 R/W 説 明 3 BCS3 1 B/W クロックソース選択
		2 RCS2 0 R/W 0000: /8
		0 RCS0 0 R/W 0010: /128·······フリーランカウンタ動作
		0011: //256
		0101: /2048
		0111: /8192フリーランカウンタ動作 1000: /4RTC 動作
		上記以外:設定禁止
10.5 割り込み要因	10-10	説明を削除
		RTC の割り込み要因には、フリーランカウンタのオーバフロー、週、日、
		時、分、1 秒、0.5 秒、0.25 秒の 8 種類あります。
		RTC の割り込み要求が発生すると、RTCFLG の対応するフラグが 1 にセ
		ットされます。フラグをクリアする場合は0を書き込んでください。
10.6.2 割り込みを使用する場合の注	10-11	新規追加
意事項		
11.6.1 16 ビットタイマモード	11-10	説明を修正
		ただし、ライトしたデータとカウンタ値がコンペアマッチする場合は、
		コンペアマッチ信号が発生する場合としない場合がありえます。
11.6.2 8ビットタイマモード	11-11	説明を修正
(1) TCFH、OCRFH		ただし、ライトしたデータとカウンタ値がコンペアマッチする場合は、
(a) TOF! CODE!		コンペアマッチ信号が発生する場合としない場合がありえます。
(2) TCFL、OCRFL		…ただし、ライトしたデータとカウンタ値がコンペアマッチする場合は、 コンペアマッチ信号が発生する場合としない場合がありえます。
11.6.3 各フラグのクリア	11-11	コンペアマッテ信号が光主する場合としない場合がありたよす。 説明を削除
11.0.3 音ノフラのクリア	11-11	W 0 - 1014
		(1)の計算式の ST には使用されている命令の中で最も実行ステート数 が長い命令の実行ステート数を代入してください。
12.1 特長	12-1	説明を修正
14.1 14 IX	12-1	同期動作と組み合わせることにより、最大 2 相の PWM 出力が可能
表 12.1 TPU の機能一覧	12-2	表を修正
		項目 チャネル1 チャネル2
		コンペアマッチ出力 0 出力 1 出力 -
		トグル出力

項目	ページ					修正箇所			
12.1 特長	12-3	図を修正							
図 12.1 TPU プロック図		[入出力端子] チャネル1: TIOCA1 チャネル2: TIOCA2 [入力端子] チャネル1: TIOCB1 チャネル2: TIOCB2							
12.2 入出力端子	12-3	表を修正							
 表 12.2 端子構成		チャネル	名称	入出力			機能		
PC NIII 3 H-37-XX		⊢	TIOCA1	入出力			カ/アウトブットコンベア出力/PWM出力端子		
			TIOCA2	入力 入出力		Dインブットキャプチャ人: Dインブットキャプチャ人:	カ/アウトブットコンペア出力 / PWM 出力端子		
			TIOCB2	入力	TGRB_2 0	Dインブットキャプチャ人:	力端子		
12.3.3 タイマ I/O コントロールレジス	12-8	表を修正							
タ(TIOR)		ピット7	ピット6	ピット5	ピット4		說明		
表 12.7 TIOR_1(チャネル 1)		IOB3	IOB2	IOB1	IOB0	TGRB_1 の機能	TIOCB1 端子の機能		
12.7 HON_1 () () () ()		0	0	0	0	アウトブットコンベア レジスタ	出力禁止 設定禁止		
		0	0	1	0	1	IDA AL INI AL		
		0	0	1	1				
		0	1	0	0	-			
		0	1	1	0	-			
		0	1	1	1				
表 12.8 TIOR_2 (チャネル 2)		ピット7	ピット6	ビット5	ピット4		aii. 明		
12.0 HOH_2 () () ()		IOB3	IOB2	IOB1	IOB0	TGRB_2 の機能	TIOCB2 端子の機能		
		0	0	0	0	アウトブットコンペア	出力禁止		
		0	0	0	0	レジスタ	設定禁止		
		0	0	1	1	-			
		0	1	0	0]			
		0	1	0	0	-			
		0	1	1	1	1			
12.4.2 8 ビットレジスタ	12-15	説明を削り							
				ו י	ブフ タロ	ロビットのしこ	ジスタです。 8 ビット単位		
							ノスラです。 0 にット単位		
		での読みと	ロレ/i	言さ込み	小小可能	(°9°			
	-	「図 12.5	8ビ	ソトレシ	バスタの	アクセス動作((CPU TCR, TMDR (16		
		ビット))) 」を削	削除					
12.5.1 基本動作	12-18	説明を削り	 余			<u> </u>			
(2)コンペアマッチによる波形出力機		1 出力例	削を図 1	2.9 にえ	示します	۲.			
能		TCNT をこ	フリーラ	ランニン	/グカウ	ント動作とし、	コンペアマッチ A により 1		
(b)波形出力動作例		出力とな	こるよう	うに設定	こした場	合の例です。			



項目	ページ	修正箇所
13.3.1 イベントカウンタ PWM コンペ	13-3	説明を追加
アレジスタ (ECPWCR)		ECPWCR はイベントカウンタ PWM 波形の 1 変換周期を設定します。
		本レジスタリード / ライト時は、ワードサイズでリード / ライトしてくだ
		さい。
13.3.2 イベントカウンタ PWM データ	13-4	説明を追加
レジスタ (ECPWDR)		ECPWDR はイベントカウンタ PWM 波形生成部のデータを制御します。
		本レジスタライト時は、ワードサイズでライトしてください。
13.3.6 イベントカウンタ H (ECH)	13-7	ビット7~0 の説明を修正
		入力クロックは外部非同期イベント AEVH 端子、 /2、 /4、 /8 または
		下位 8 ビットカウンタ ECL からのオーバフロー信号のいずれかを選択可
		能です。ECCSR の CRCH を 0 にすることにより H'00 にクリア可能です。
13.3.7 イベントカウンタL(ECL)	13-7	ビット7~0の説明を修正
		入力クロックは外部非同期イベント AEVL 端子、 /2、 /4、 /8 を使用
		します。ECCSR の CRCL を 0 にすることにより H'00 にクリア可能です。
13.4.4 イベントカウンタ PWM の動作	13-10	図を修正
図 13.4 イベントカウンタ動作波形		toff = (T x (Ndr + 1)) - tcyc ton: クロック入力許可時間 toff: クロック入力禁止時間
		ton ton ton ton ton ton ton ton ton ton
		Ndr: ECPWDRの値 Ndr=H'FFFFのときはLowレベル固定
		tcm=T×(Ncm+1) Ncm: ECPWCRの値 tcyc: システムクロック()サイクル時間
	13-11	表を修正
例		クロック クロックソース ECPWCR の値 ECPWDR の値 Loff = (Tx(Ndr+1)) Icm = Tx(Ncm + 1) ton = tcm - toff ソース連択 周期(T)* (Ncm) (Ndr) - tove - tove
		ソース選択 周期(T)* (Ncm) (Ndr) - Lcyc /2 0.5µs 2.92975ms 15.625ms 12.69525ms
		/4 1μs 5.85975ms 31.25ms 25.39025ms /8 2μs H7A11 H16E3 11.71975ms 62.5ms 50.78025ms
		/8 ZJIS H7ATT H10E3 11.71976mS 62.5mS 50.78025mS //16 4µs D'31249 D'5859 23.43975ms 125.0ms 101.56025ms
		/32 8μs 46.87975ms 250.0ms 203.12025ms
		/64 16μs 93.75975ms 500.0ms 406.24025ms
13.5 非同期イベントカウンタの動作	13-12	表、注を修正
モード		動作モード リセット アクティブ スリーブ ウォッチ サブ サブ スタンバイ モジュール アクティブ スリーブ スタンバイ
表 13.3 非同期イベントカウンタの動		AEGSR リセット 動作 駅作 保持 ^{a1} 動作 駅
作モード		ECCR リセット 動作 動作 銀作 動作 保持 保持
		【注】*1 非同期外部イベントが入力されるとカウンタはカウントアップ
		します。また、オーバフロー発生時に割り込みを要求します。
13.6 使用上の注意事項	13-13	表を修正
表 13.4 最大クロック周波数		モード AEVL、AEVH端子に入力する最大クロック周波数
		アクティブ (高速)、スリーブ (高速) 10MHz アクティブ (中速)、スリーブ (中速) 2 fosc
		(osc/16) fosc
		(osc/32) 1/2-fosc (osc/64) 1/4-fosc

項目	ページ	修正箇所
	13-13	説明を追加
		6. IRQAEC は内部で同期をとって割り込みを発生しているためクロックの停止と割り込み受け付けまでは最大 1tcyc の誤差が生じます。 7. Flash 版で IRQAEC 端子を High レベル固定でお使いの場合、そのま
		ま MASK 版に乗せ替えた際は、内蔵発振器使用条件となりますのでご注意ください。
14.1 特長	14-1	説明を修正
		● 9 種類のカウンタ入力クロックを選択可能
		タイマのカウントクロックとして 8 種類の内部クロック(/64、 /128、
		/256、/512、/1024、/2048、/4096、/8192)またはWDT用
	11.0	内蔵発振器を選択可能です。
図 14.1 ウォッチドッグタイマのブロック図 14.2.1 タイマコントロール/ステー	14-2	図を修正 WDT用 内蔵発振器 PSS 注を追加
タスレジスタ WD1(TCSRWD1)	14-3	
	14-4	【注】* タイマモードレジスタ WD (TMWD) でメイン系の内部クロックを選択し(CKS3=1)、ウォッチモード / スタンバイモード に遷移する場合、必ず WDON を 0 クリアし TCWD のカウントを停止させてください。
14.2.2 タイマコントロール/ステータスレジスタ (TCSRWD2)	14-4	注を修正 *4 サブアクティブモードで本フラグをクリアするときは、TMWDの CKS3~CKS0の設定をB'0XXX(WDT用内蔵発振器)にしてから実施してください。
14.2.4 タイマモードレジスタ WD	14-5	ビット3~0の説明を修正
(TMWD)		OXXX: WDT 用内蔵発振器 WDT 用内蔵発振器によるオーバフロー周期については「第24章 電気的特性」を参照してください。
14.3 動作説明	14-6	説明を修正 …内部リセット信号は oscクロックで256クロック分の時間出力されます。

項目	ページ	修正箇所							
14.3 動作説明	14-6	図を修正							
図 14.2 ウォッチドッグタイマの動作例		osc で 256 クロック分							
14.3.2 インターバルタイマ時の動作	14-7	図を修正							
図 14.3 ウォッチドッグタイマモード 時の動作		HTFF TCNT カウント値 HT00 WIT/IT = 1 インター/じル インター/じル インター/じル インター/じル インター/じル インター/じル インター/じル インター/じル タイマ要求発生 タイマ要求発生 タイマ要求発生 タイマ要求発生							
15. シリアルコミュニケーションイン	15-1	説明を削除							
タフェース 3 (SCI3、IrDA)		SCI3(シリアルコミュニケーションインタフェース3)は、調歩同期式とクロック同期式の2方式のシリアルデータ通信が可能です。調歩同期方式ではUniversal Asynchronous Receiver/Transmitter (UART) や、Asynchronous Communication Interface Adapter (ACIA) などの標準の調歩同期式通信用 LSI とのシリアルデータ通信ができます。							
		SCI3_1 は、IrDA(Infrared Data Associcction)規格バージョン 1.0 に基づ							
		く IrDA 通信波形の送受信が可能です。							
15.3.5 シリアルモードレジスタ (SMR)	15-7	記明を修正							
		10: //sクロック(n=2) 11: //sクロック(n=3) 11: //s4クロック(n=3) 13定値の1ではアクティブ(中連/高速)モード、スリーブ(中連/高速)モード等では w/z クロックになります。サブアクティブモード、サブスリーブモード時では w/ロックになりCPU動作クロックが w/zのときのみSC13が使用可能になります。 このビットの設定値とポーレートの関係については、「15.3.8 ビットレートレジスタ(BRR)」を参照してください。nは設定値の10進表示で、「15.3.8 ビットレートレジスタ(BRR)」の値を表します。							
15.3.6 シリアルコントロールレジス	15-8	説明を修正							
タ(SCR)		ピット ピット名 初期値 RW 説 明 3 MPIE 0 RW リザーブピット リザーブピットです。							
15.3.7 シリアルステータスレジスタ	15-11	説明を修正							
(SSR)		ピット ピット名 初期値 RW 説 明 1 MPBR 0 R リザーブピット リード専用のリザーブピットです。ライトはできません。							
		リザーブビットです。ライトする場合は必ず0をライトしてください。							



項目	ページ	修正箇所
15.3.8 ビットレートレジスタ(BRR)	15-12	計算式を修正
		〔調歩同期式モード〕
		アクティブ (中速 / 高速)、スリーブ (中速 / 高速) 時 サブアクティブ、サブスリープ時
		$N = \frac{OSC}{32 \times 2^{2n} \times B} - 1$ $N = \frac{OSC}{64 \times 2^{2n} \times B} - 1$
		OSC: OSCの値(Hz)
表 15.3 ビットレートに対する BRR の	15-13	表を修正
設定例〔調歩同期式モード〕(1)		ビット 32.8kHz 38.4kHz 2MHz 2.097152MHz
		レート n N 誤差 n N 誤差 n N 誤差 (%) (%) (%) (%) (%) (%) (%) (%) (%) (%)
		110 2 35 -1.36 2 36 0.64 150 0 3 0.00 2 25 0.16 2 26 1.14
		150 0 3 0.00 2 25 0.16 2 26 1.14 200 0 2 0.00 2 19 -2.34 3 4 2.40
		250 0 1 2.50 0 249 0.00 3 3 2.40 300 0 1 0.00 0 207 0.16 0 217 0.21
		600 0 0 0.00 0 103 0.16 0 108 0.21
		1200 0 51 0.16 0 54 -0.70
表 15.3 ビットレートに対する BRR の		表を修正
設定例〔調歩同期式モード〕(2)		ビット 2.4576MHz 3MHz 3.6864MHz 4MHz
		レート n N 誤差 n N 誤差 n N 誤差 n N 誤差 (%) (%) (%) (%) (%) (%) (%) (%) (%) (%)
		110 3 10 -0.83 2 52 0.50 2 64 0.70 2 70 0.03
		150 3 7 0.00 2 38 0.16 3 11 0.00 2 51 0.16 200 3 5 0.00 2 28 1.02 3 8 0.00 2 38 0.16
		250 2 18 1.05 2 22 1.90 2 28 -0.69 2 30 0.81
		300 3 3 0.00 3 4 2.34 3 5 0.00 2 25 0.16
表 15.3 ビットレートに対する BRR の	15-14	表を修正
設定例〔調歩同期式モード〕(3)		ピット 4.194MHz 4.9152MHz 5MHz 6MHz レート n N 誤差 n N 誤差
		(bl/s) (%) (%) (%) (%) (%) (%)
		110 2 73 0.63 2 86 0.31 2 88 -0.25 2 106 -0.44 150 2 54 -0.71 3 15 0.00 2 64 0.16 2 77 0.16
		200 2 40 -0.10 3 11 0.00 2 48 -0.35 2 58 -0.69
		250 2 32 -0.71 2 37 1.05 2 38 0.16 2 46 -0.27 300 2 26 1.13 3 7 0.00 2 32 -1.36 2 38 0.16
		600 0 217 0.20 3 3 0.00 0 255 1.73 3 4 -2.34
		1200 0 108 0.20 3 1 0.00 0 129 0.16 0 155 0.16
		2400 0 54 -0.71 3 0 0.00 0 64 0.16 0 77 0.16 4800 0 26 1.13 2 1 0.00 0 32 -1.36 0 38 0.16
		9600 0 13 -2.48 2 0 0.00 2 0 1.73 0 19 -2.34
		19200 0 6 -2.48 0 7 0.00 0 7 1.73 0 9 -2.34 31250 0 4 -1.70 0 4 0.00 0 5 0.00
		38400 0 3 0.00 0 3 1.73 0 4 -2.34
表 15.3 ビットレートに対する BRR の		表を修正
設定例〔調歩同期式モード〕(4)		ピット 6.144MHz 7.3728MHz 8MHz 9.8304MHz
		レート n N 誤差 n N 誤差 n N 誤差 n N 誤差 (bit/s) (%) (%) (%) (%)
		110 2 108 0.08 2 130 -0.07 2 141 0.03 2 174 -0.26
		150 3 19 0.00 3 23 0.00 2 103 0.16 3 31 0.00 200 3 14 0.00 3 17 0.00 2 77 0.16 3 23 0.00
	15-16	表を修正
秋 15.5 各向波数における取入とサトレート (調歩同期式モード)	15-10	RXを移止 (MHz) 最大ピットレート (bit/s)
		0.0328 512.5
		0.0384 600

項目	ページ					修正的	所				
15.3.8 ビットレートレジスタ(BRR)	15-17	表を修正									
表 15.6 ビットレートに対する BRR の		ピットレート	n	32.8kHz N	誤差率		38.4kHz	誤差率	n	2MHz N	誤差率
設定例〔クロック同期式モード〕(1)		(bit/s)	l "	N	跃左牛	n	IN .	跃左华	n	N	跃左华
		200	0	20	- 2.38 2.50	0	23	0.00 1.05	2	155 124	0.16
		300	0	13	- 2.38	0	15	0.00	2	103	0.16
		500 1k	0	3	2.50				2	62 30	- 0.79 0.81
 表 15.6 ビットレートに対する BRR の		表を修正				1			·		
設定例〔クロック同期式モード〕(2)		The state of the s		4MHz			8MHz			10MHz	
		ピットレート (bit/s)	n	N	誤差率	n	N	誤差率	n	N	誤差率
		10k	0	99	0.00	0	199	0.00	2	15	- 2.34
	15-18	計算式を値	修正								
		【注】BR	R の設	定値は	以下の記	†算式で	『求めら	れます	•		
		アクティブ			リープ (中	速/高速) 時			ブ、サブス	スリープ時
		N = 4	OSC × 2 ²ⁿ × B	1				N =	8 ×	OSC 2 ²ⁿ x B	1
		osc:	osc თ	値 (Hz	z)						
15.3.9 シリアルポートコントロール	15-19	表を修正									
レジスタ(SPCR)					R/W			额	明		
		3 80	CINV3	0		D32 端子出力 D32 端子の出			せるか、され	せないかを選	択します。
						: TXD32 端					
		2 SC	CINV2	0		: TXD32 端 D32 端子入力			9		
						D32 端子の <i>)</i> :RXD32 端				せないかを選	択します。
					1	: RXD32 端	子の入力デー	- 夕を反転す			
		1 SC	CINV1	0		D31 端子出力 D31 端子の出			せるか、され	せないかを選	択します。
						: TXD31 端 : TXD31 端					
		0 80	CINV0	0	R/W RX	D31 端子入力	データ反転	切り替え			
						D31 端子の <i>)</i> :RXD31 端				せないかを選	択します。
						: RXD31 端					
15.4.1 クロック	15-22	表を修正									
表 15.8 通信フォーマット(調歩同期			SMR			シリ	リアル通信フ	オーマット	とフレーム	Æ	
式モード)		CHR PE					4	67	-8- -9		1 12
		0 0	1	0	設定禁止	<u> </u>	<u> </u>	i		<u>i i</u>	1 1
		0 0	1	1	設定禁止	1 1		-			
		1 0	1	0	設定禁止		1 1	_[1 1	
		1 0	1	1	設定禁止						
		LL	l	Ll	1 1	<u>.ii.</u>			!İ	<u>.ii.</u>	i
		【記号説印			1						
		START	: スタ ・ っ								
			:スト								
		P	: ハリ	ティビ	ット						

項目	ページ					修正篋	5 FF			
						心下屋	171			
15.4.1 クロック	15-23	表を修正	E							
表 15.9 SMR の設定値と送信 / 受信フ		ビット7	ピット6	SMR ピット2	ビット5	ピット3	モード	送信	/ 受信フォーラ	マット ストップ
オーマット		COM	CHR	MP	PE PE	STOP) - 9 tk	ピット	ビット長
					0	0			なし	1
			0			1		8ピット	L	2
				0	1	1		データ	あり	2
				1	0	0			なし	1
		0	1			1]	7ピット		2
					1	0	· · · · · · · · · · · · · · · · · · ·	データ	あり	2
					0	0	調歩同期式 モード		設定禁止	2
						1				
			0		1	0		5ピット	なし	1
				1	0	0		データ	設定禁止	2
			1			1				
					1	0]	5ピット	あり	1
		1	*	0	*	1 *	クロック同期式	データ 8 ピット	なし	2 #1.U
							モード	データ		
15.4.2 SCI3の初期化	15-24	図を修正								-
15.4.2 3013 07初期115	15-24	四径[6]	⊏ ·							
図 15.4 SCI3 を初期化するときのフロ				Yes		(₄₎ 少なくとも1	ビット期間得	手ってから、	SCRØTE
ーチャートの例			SPCRØSPO	C32(SPC3・ に設定	1)を	,	またはREビッ 設定でTXD31	/トを1にセッ (TXD32)、	ハトします。 RXD31(R	TE、REの XD32)端
								割り込みの必	要に応じて記	没定してく
			CRのTEまたに				ださい。調歩 状態となり、	同期式モード 受信時にはス	では送信時I タートビッ	こはマーク ト待ちのア
		(4)	、また、RIE のうち必要	、TIE、TEII Eなビットを	1にセッ		イドル状態に	なります。		
		L	•							
				 終了						
					<u>ノ</u>					
15.4.3 データ送信	15-26	図を修正	E							
図 15.6 データ送信のフローチャート					N	lo ,	ついご な迷症の			+ z L ± I=
の例(調歩同期式モード)		(3)	プレー	ク出力?	>	Π ,	3)データ送信のは、ポート(DPCR=1、F	PDR=0に設け	定した後に
		_		Yes			SPCRのSPC アします。	31 (SPC32) ESCROT	EをOにクリ
				PCR = 1を 设定						
				IXAE						
			SPCRØSPC	31 (SPC32	16					
		L.	SCROTE	を0にクリア	*					
				-						
			(#	終了)	[注】 * SPCF ときに	RのSPC31 (S こ1/Oポートに		
	_	「15 A	マルチ	プロセ、	っ サ通信					
15.6.1 送信	15-37	説明を値		/ н с :		1 197 HZ]	עאננו ב			
15.0.1 & [6	15-37				hii 40**	1-01	÷		■▲☆・	U-L 100
							き、1.41 µ s	以上でi	取大の F	iign /\/\
_		· ·	1.6 µ s 力	的設定可	能です。	•				
15.6.2 受信	15-38	説明を何	修正							
		…最小/	『ルス幅	の 1.41	μsより	短いパ	ルスは0信	号として	認識し	ますので
		ご注意・	ください	•						

項目	ページ				修.	正箇所	
15.8.2 マーク状態とブレークの送出	15-42	説明を修	正				
		SPCR O	SPC3	1 (SPC	C32)が0の	とき、TE の)値とは無関係に TXD31
		(TXD32	2)端子	は PDR	とPCRによ	・リ入出力方	向とレベルが決まる I/O ポ
		ートにな	ります	。これ	を利用して ⁻	TXD31 (TXI	O32)端子をマーク状態に
		したりテ	ータ送	信時に	ブレークの追	送出をするこ	とができます。SPCR の
		SPC31 (SPC32	2)を1	にセットする	るまで、通信	回線をマーク状態(1の状
		態)にす	るため	には、F	PCR = 1、PD	R=1を設定	このとき、SPCR
		の SPC3	1 (SP	C32) t	ヾ 0 にクリア	されていまっ	すので、TXD31(TXD32)
		端子はル	ロポー	トとなっ	っており1ヵ	が出力されま	す。一方、データ送信時に
		ブレーク	を送出	したい	ときは、PCF	R = 1、PDR =	= 0 に設定した後に SPC31
		(SPC3	2)とT	Eを0	にクリアしま	きす。SPC31	1(SPC32)を 0 クリアし
		た直後に	TE を	0 にク	リアすると、	現在の送信	状態とは無関係に送信部は
		TEをクリ	リアした	た後に初]期化され、T	XD31(TXD3	32)端子はSPC31(SPC32)
		を0クリ	アした	:時点で	1/0 ポートに	なり、TXD	31(TXD32)端子から 0
		が出力さ	れます	•			
17.3.2 PWM データレジスタ(PWDR)	17-3	説明を修	涯				
		PWDR 0	の下位 1	14 ビッ	トにデータを	E ライトする	と、PWDR に書き込まれ
		た内容は	PWM	波形生	成部に取り2	\stan、PWM	M 波形生成のデータの更新
		が行われ	ます。				
		PWDR 0	り初期値	直は 0 で	、リードす	ると常に H'F	FFFF が読み出されます。
		本レジス	タライ	ト時は	、ワードサイ	イズでライト	してください。
17.4 動作説明	17-3、	説明を差	し替え				
	17-4						
17.6 使用上の注意事項	17-5	新規追加	1				
18.3.1 A/D リザルトレジスタ(ADRR)	18-3	説明を追	加				
		ADRR	の初期	値は不	定です。		
		本レジス	タリー	ド時は	、ワードサイ	イズでリード	してください。
19.3.1 LCD ポートコントロールレジ	19-4	表を修正					
スタ(LPCR)		ピット7	ピット6	ピット5	デューティ比	コモンドライバ	補足説明*
表 19.2 デューティ比、コモン機能の		DTS1	DTS0	CMX 0	スタティック	COM1	COM4、COM3、COM2 端子はオーブンと
選択							してください。
				1		COM4 ~ COM1	COM4、COM3、COM2 は COM1 と同じ波 形を出力。
			1	0	1/2 デューティ	COM2 - COM1	COM4、COM3 端子はオーブンとしてください。
				1		COM4 ~ COM1	COM4 は COM3、COM2 は COM1 と 同じ波形を出力。
		1	0	0	1/3 デューティ	COM3 - COM1	COM4 端子はオープンとしてください。
			1	1	1/4 デューティ	COM4 ~ COM1	COM4 端子はオープンとしてください。
		【注】*	SGS	3 ~ SGS	のが B'0000	のときはP	A0~3/COM1~4 の電源は
		L/± 2					0 以外のときは PA0 ~
							電圧レベルとなります。
			0,00		い。 elimid LU	レールショモルト	ELL WCGJGJ

項目	ページ	修正箇所
19.3.2 LCD コントロールレジスタ (LCR) 表 19.4 フレーム周波数の選択 19.3.4 LCDトリミングレジスタ (LTRMR)	19-6	注を修正 *3 osc = 2MHz のときのアクティブ (中速 osc/8)モードのフレーム 周波数です。 「【注】LCD トリミングレジスタ (LTRMR) の設定方法」を追加
19.3.5 BGR コントロールレジスタ (BGRMR)	19-9	説明を修正 ピット ピット名 初期値 R/W 説 明
19.4.3 3V 定電圧電源回路	19-16	注を追加 3. 3V 定電圧電源回路は PSW ビットに関係なく SUPS ビットにより ON します。 4. 初期状態での昇圧回路出力電圧は製造パラツキにより個々のデバイスで異なっています。必ず個々のデバイスごとに LCD トリミングレジスタ (LTRMR)を設定し調整してください。
19.5 使用上の注意事項	19-18	新規追加
20.3.5 ぱC バスステータスレジスタ (ICSR)	20-11	説明を修正
21.1 特長図 21.1 パワーオンリセット回路	21-1	図を修正 (推奨) RES P P P P P P P P P P P P P

項目	ページ	修正箇所
21.2.1 パワーオンリセット回路	21-2	説明を修正
		3 ビットカウンタが を 8 回カウントするとオーバフロー信号が発生
		し、内部リセット信号が解除されます。
		RES 端子の立ち上がり時間を t とした場合、RES 端子に接続する容量 (C
		RES)は下式を参考に求めてください。
		内部抵抗(RP)は「第24章 電気的特性」を参照してください。なお、
		電源の立ち上がり時間(t_vtr)は、RES の立ち上がり時間(t)の半分以
		下にしてください。また、RES の立ち上がり時間(t)は、発振安定時間
		(trc)以上となるようにしてください。
		$C\overline{DEG} = \frac{t}{t}$
		$C \overline{RES} = \frac{t}{R_P} (t > trc, t > t_vtr \times 2)$
23.1 レジスタアドレス一覧(アドレス	23-3	表を修正
順)		レジスタ名称 略称 ピット数 アドレス モジュール データ アクセス
		バス幅 ステート数 イベントカウンタH ECH 8 H'FF96 AEC*' 8/16 2
	23-4	
	23-4	レジスタ名称 略称 ビット数 アドレス モジュール データ アクセス パス幅 ステート数
		イベントカウンタ L ECL 8/16 HFF97 AEC+' 8 2 8 ピットタイマカウンタ FH TCFH 8 HFFB8 タイマ F 8/16 2
		8 ピットタイマカウンタ FL TCFL 8 HFFB9 タイマ F 8/16 2
		アウトブットコンペアレジスタ FH OCRFH 8 H'FFBA タイマ F 8/16 2
		アウトブットコンペアレジスタ FL OCRFL 8 HFFBB タイマ F 8/16 2
23.2 レジスタビット一覧	23-8	表を修正
		レジスタ ピット7 ピット6 ピット5 ピット4 ピット3 ピット2 ピット1 ピット0 モジュール 略称
		IPRA IPRA7 IPRA6 IPRA5 IPRA4 IPRA3 IPRA2 IPRA1 IPRA0 割り込み
	23-9	レジスタ ピット7 ピット6 ピット5 ピット4 ピット3 ピット2 ピット1 ピット0 モジュール
		略称 SMR3 2 COM CHR PE PM STOP MP CKS1 CKS0 SCI3 2
		BRR3_2 BRR7 BRR6 BRR5 BRR4 BRR3 BRR2 BRR1 BRR0
		SCR3_2 TIE RIE TE RE MPIE TEIE CKE1 CKE0
		TDR3_2 TDR7 TDR6 TDR5 TDR4 TDR3 TDR2 TDR1 TDR0
		SSR3_2 TDRE RDRF OER FER PER TEND MPBR MPBT
		RDR3_2 RDR7 RDR6 RDR5 RDR4 RDR3 RDR2 RDR1 RDR0

i e e e e e e e e e e e e e e e e e e e	ページ				修正箇所					
23.3 各動作モードにおけるレジスタ	23-12	表を修正								
の状態		レジスタ リセッ 略称	ット フ	アクティブ スリー	ープ ウォッチ	サブ アクティブ	サブ スリーブ	スタン	パイ モ	ジュール
		SCR4 初期							SC	CR4
		SCSR4 初期 TDR4 初期								
		RDR4 初期								
		TSTR 初期							TP	PU
		TSYR 初期 TCR_1 初期								PU_1
		TMDR_1 初期								7U_1
		TIOR_1 初期								
		TIER_1 初期								
		TSR_1 初期 TCNT_1 初期								
		TGRA_1 初期								
		TGRB_1 初期								
		TCR_2 初期 TMDR_2 初期								PU_2
		TIOR_2 初期								
		TIER_2 初期								
		TSR_2 初期								
		TCNT_2 初期 TGRA_2 初期							_	
		TGRB_2 初期								
		RTCFLG							RT	гс
		RSECDR								
		NMINDA								
	23-13	レジスタ リセッ	ット フ	アクティブ スリ・	ープ ウォッチ	サブ	サブ		パイ ヨ	モジュール
		略称 RHRDR	_			アクティブ	スリース	1		RTC
		IPRA 初期	化							
		IPRA 初期	化							削り込み
24.2.1 電源電圧と動作範囲	24-3	注を修正	K.							
24.2.1 電源電圧と動作範囲 (2)電源電圧と動作周波数の範囲	24-3			 可の数値はタ	ト部クロック	7を入力	する場	合の最	i	削り込み
	24-3	注を修正 【注】*1 () 内		ト部クロック 使用する場合				是低動)作周波 -
	24-3	注を修正 【注】*1 (数7) 内	発振子を値					是低動)作周波 -
	24-3	注を修正 【注】*1 (数7) 内 です。	発振子を値					是低動)作周波 -
(2)電源電圧と動作周波数の範囲		注を修正 【注】*1 (数7)内 です。 なりま	発振子を値		合の最低			 最低動 よ =)作周波 -
(2)電源電圧と動作周波数の範囲 24.2.2 DC 特性		注を修正 【注】*1 (数7 にた)内 です。 なりま	発振子を使	使用する場合	合の最低		波数は	 最低動 よ =)作周波 -
(2)電源電圧と動作周波数の範囲 24.2.2 DC 特性		注を修正 【注】*1 (数で にな 表を修正 「項目 記号) 内 です。 なりま	発振子を任 ます。 _{適用端子}	使用する場合	合の最低	動作馬	規格信	最低動	l作周波 ・2MHz
(2)電源電圧と動作周波数の範囲 24.2.2 DC 特性		注を修正 【注】*1 (数7 にな 表を修正) 内です。	発振子を信 ます。 適用端子 IS、NMI®、 KPO~WKP7、	東用する場合	合の最低	航動作店 min.	規格信	最低動	間で記み I作周波 : 2MHz max.
(2)電源電圧と動作周波数の範囲 24.2.2 DC 特性		注を修正 【注】*1 (数で にな 表を修正 「項目 記号)内 です。 なりま	発振子を任 ます。 _{適用端子}	東用する場合	合の最低	航動作店 min.	規格信	最低動	間で記み I作周波 : 2MHz max.
(2)電源電圧と動作周波数の範囲 24.2.2 DC 特性		注を修正 【注】*1 (数で にな 表を修正 「項目 記号) 内 です。 なりま 取 IRIC TM SC	発振子を任 達用端子 ES、NMI** 、 KPD - WKP7、 Q4、AEVL、AEVL MIF、ADTRG、 CK32、SCK31、	東用する場合	合の最低	航動作店 min.	規格信	最低動	間で記み I作周波 : 2MHz max.
(2)電源電圧と動作周波数の範囲 24.2.2 DC 特性		注を修正 【注】*1 (数で にな 表を修正 「項目 記号)内 です。 コ ミ RE W/ IRC TM SC SC	発振子を伝 ます。 適用端子 ES、NMI**、 KPD~WKPT、 OKPT、 APUL、APUH MIF、ADTRG、 KK32、SCK31、 KK4	瀬定条件	中 ー	min.	規格信	はまま	創り込み 2MHz max. V _∞ +0.3
(2)電源電圧と動作周波数の範囲 24.2.2 DC 特性		注を修正 【注】*1 (数で にな 表を修正 「項目 記号)内 です。 コ ミ RE W/ IRC TM SC SC	発振子を任 達用端子 ES、NMI** 、 KPD - WKP7、 Q4、AEVL、AEVL MIF、ADTRG、 CK32、SCK31、	瀬定条件	中 ー	航動作店 min.	規格信	はまま	間で記み I作周波 : 2MHz max.
(2)電源電圧と動作周波数の範囲 24.2.2 DC 特性		注を修正 【注】*1 (数で にな 表を修正 「項目 記号)内 です。 コ ミ RE W/ IRC TM SC SC	発振子を伝 ます。 適用端子 ES、NMI**、 KPD~WKPT、 OKPT、 APUL、APUH MIF、ADTRG、 KK32、SCK31、 KK4	瀬定条件	中 ー	min.	規格信	はまま	創り込み 2MHz max. V _∞ +0.3
(2)電源電圧と動作周波数の範囲 24.2.2 DC 特性 表 24.2 DC 特性 24.2.3 AC 特性	24-5	注を修正 【注】*1 (数で にな 表を修正 「項目 記号 入力 High レベル電圧 V)内 です。 コ ミ RE W/ IRC TM SC SC	発振子を伝 ます。 適用端子 ES、NMI**、 KPD~WKPT、 OKPT、 APUL、APUH MIF、ADTRG、 KK32、SCK31、 KK4	瀬定条件	中 ー	min.	規格信	はまま	創り込み 2MHz max. V _∞ +0.3
(2)電源電圧と動作周波数の範囲 24.2.2 DC 特性 表 24.2 DC 特性	24-5	注を修正 【注】*1 (数で になる 表を修正 「項目 記号 入力 High V。」 レベル電圧 V。」)内 です。 REE WWN IRK TM SC SC IRK	発振子を任 ます。 適用端子 IBM IBM IBM IBM IBM IBM IBM IBM IBM IBM	東用する場合 測定条件	中 ー	min. 0.9V _∞	規格信	を を	作周波 2MHz max. V _∞ +0.3
(2)電源電圧と動作周波数の範囲 24.2.2 DC 特性 表 24.2 DC 特性 24.2.3 AC 特性	24-5	注を修正 【注】*1 (数で たが 表を修正)内 です。 REE WWN IRK TM SC SC IRK	発振子を任 ます。 適用端子 IBM IBM IBM IBM IBM IBM IBM IBM IBM IBM	東用する場合 測定条件 減速条件	中	min. 0.9V _{cc}	規格ff typ.	を を	作周波 2MHz max. V _∞ +0.3
(2)電源電圧と動作周波数の範囲 24.2.2 DC 特性 表 24.2 DC 特性 24.2.3 AC 特性	24-5	注を修正 【注】*1 (数で になる 表を修正 「項目 記号 入力 High V。」 レベル電圧 V。」)内 です。 はりま	発振子を任 ます。 適用端子 IBM IBM IBM IBM IBM IBM IBM IBM IBM IBM	東用する場合 測定条件 減定条件 水晶発展子 水温発展子 水晶発展子 水晶発展子	中	min. 0.9V _{cc}	规格(typ. max.	はまま	作周波 2MHz max. V _∞ +0.3
(2)電源電圧と動作周波数の範囲 24.2.2 DC 特性 表 24.2 DC 特性 24.2.3 AC 特性	24-5	注を修正 【注】*1 (数で になる 表を修正 「項目 記号 入力 High V。」 レベル電圧 V。」)内 です。 はりま	発振子を任 ます。 適用端子 IBM IBM IBM IBM IBM IBM IBM IBM IBM IBM	東用する場合 測定条件 、 、 、 、 、 、 、 、 、 、 、 、 、 、 、 、 、 、 、	中	min. 0.9V _∞	規格(a a a a a a a a a a	作周波 2MHz max. V _∞ +0.3
(2)電源電圧と動作周波数の範囲 24.2.2 DC 特性 表 24.2 DC 特性 24.2.3 AC 特性	24-5	注を修正 【注】*1 (数で になる 表を修正 「項目 記号 入力 High V。」 レベル電圧 V。」)内 です。 はりま	発振子を任 ます。 適用端子 IBM IBM IBM IBM IBM IBM IBM IBM IBM IBM	東用する場合 測定条件 減定条件 水晶発展子 水温発展子 水晶発展子 水晶発展子	中	min. 0.9V _{cc}	規格f typ.	a a a a a a a a a a a a a a a a a a a	作周波 2MHz max. V _∞ +0.3
(2)電源電圧と動作周波数の範囲 24.2.2 DC 特性 表 24.2 DC 特性 24.2.3 AC 特性	24-5	注を修正 【注】*1 (数で になる 表を修正 「項目 記号 入力 High V。」 レベル電圧 V。」)内 です。 はりま	発振子を任 ます。 適用端子 IBM IBM IBM IBM IBM IBM IBM IBM IBM IBM	東用する場合 測定条件 水温発振子 (Vcc=227-3.6V) 水位の227-3.6V) 水位の227-3.6V) セラミック発振子 (Vcc=22-3.6V) セラミック発振子 セラミック発振子	中	min. 0.9V _∞	規格(a a a a a a a a a a	作周波 2MHz max. V _∞ +0.3
(2)電源電圧と動作周波数の範囲 24.2.2 DC 特性 表 24.2 DC 特性 24.2.3 AC 特性	24-5	注を修正 【注】*1 (数で になる 表を修正 「項目 記号 入力 High V。」 レベル電圧 V。」)内 です。 はりま	発振子を任 ます。 適用端子 IBM IBM IBM IBM IBM IBM IBM IBM IBM IBM	東用する場合 測定条件 水晶発順子 (Vco-22-3.6V) 水晶発順子 (Vco-22-3.6V) セラミック報順子 (Vco-22-3.6V)	中	min. 0.9V _{cc}	規格(単位の関連を表現しています。	作周波 2MHz max. V _∞ +0.3

項目	ページ	修正箇所				
24.2.3 AC 特性	24-12	条件を修正				
表24.5 ぱCバスインタフェースタイミ ング		(特記なき場合、V _{cc} = 1.8~3.6V、AV _{cc} = 1.8~3.6V、V _{ss} = 0.0V、Ta = - 20~+75)				
24.2.4 A/D 変換器特性	24-13	表を修正				
表 24.6 A/D 変換器特性		項目 記号 適用端子 測定条件 規格値				
		min. typ. max.				
		$V_{cc} = 2.7 \sim 3.6 \text{V}$				
		$AV_{cc} = 2.0 - 3.6V$ 14.7 124 $V_{cc} = 2.0 - 3.6V$				
		上記以外 31 124				
		注を修正				
		*4 変換時間は 31 µs です。				
24.2.6 パワーオンリセット回路特性	24-14	表を修正				
表 24.8 パワーオンリセット回路特性		項目記号参照図				
		リセット電圧 V_rst 図 24.1				
		電源立ち上がり時間 t_vtr				
		リセットカウント時間 t_out				
		カウント開始時間 t_cr				
		内蔵プルアップ抵抗 R _p 図 21.1				
24.4.1 電源電圧と動作範囲	24-19	注を修正				
(2)電源電圧と動作周波数の範囲		【注】*1 ()内の数値は外部クロックを入力する場合の最低動作周波				
		数です。発振子を使用する場合の最低動作周波数は = 2MHz				
		になります。				
24.4.2 DC 特性	24-21	表を修正				
表 24.12 DC 特性		項目 記号 適用端子 測定条件 規格値				
		$\begin{array}{c ccccccccccccccccccccccccccccccccccc$				
		レベル電圧 WKP0 - WKP7、 IRQ4, AEVL, AEVH、				
		TMIF, ADTRG,				
		SCK32, SCK31				

項 目	ページ		1	修正箇所			
24.4.2 DC 特性	24-25	【注】*1 を修正					
表 24.12 DC 特性		モード	RES 端子	内部状態	態	i	各端子
		ウォッチモード	V _{cc}	時計用タイムベー	スのみ動作	/F	V _{cc}
				CPU は停止			
				WDT 内蔵発振器	OFF		
				TCSRWD1 (WD0	ON) = 0		
		スタンバイモード	V _{cc}	CPU、タイマとも	-		V _{cc}
			v cc				CC
				WDT内蔵発振器			
				TCSRWD1 (WD0	ON) = 0		1
24.4.3 AC 特性	24-26	表を修正					
表 24.13 制御信号タイミング		項目記号	適用端子	測定条件		規格値	
EL ISIMPIN SVI ZVV					min.	typ.	max.
		システムクロック f _{osc} 発振器発振周波数	OSC1、OSC2	cc ·	2.0		10.0
		内蔵発振器 R _{osc}		V _{cc} = 1.8 ~ 3.6V 内蔵発振器選択時	1.0		10.0
		発振周波数		V _{cc} = 2.7 ~ 3.6V			
				内蔵発振器選択時 V _{cc} = 1.8~2.7V	0.5		4.2
		OSC クロック(osc) tosc	OSC1、OSC2		100		500
		サイクル時間					(1000)
				V _{cc} = 1.8 ~ 3.6V	238		(1000)
		内藏発振器 t _{Rosc}		内蔵発振器選択時	100		1000
		クロック(R _{osc}) サイクル時間		V _{cc} = 2.7~3.6V 内蔵発振器選択時	238		2000
				V _{cc} = 1.8 ~ 2.7V	230		2000
		発振安定時間 t _{re}	OSC1、OSC2	內 成発振器選択時			100
	24-28	評価してください い合わせ <mark>ください</mark>	テム設計に 1。実力デー	⊌品ロットのばら? おかれましては実・ タにつきましては	使用条件	におい	いて十分
表 24.15 l ² C バスインタフェースタイ	24-28	条件を修正					
ミング		(特記なき場合、V _{cc}	= 1.8 ~ 3.6V	$^{\prime}$ $AV_{cc} = 1.8 \sim 3.6$	SV. V _{ss} =	0.0V、	Ta = -
		20~+75)					
24.4.4 A/D 変換器特性	24-29	条件、表を修正					
表 24.16 A/D 变換器特性		(特記なき場合、V _{cc}	= 1.8 ~ 3.6V	$^{\prime}$ AV _{CC} = 1.8 ~ 3.6	5V, V _{ss} =	AV _{ss}	= 0.0V)
		項目記	適用端子	子 測定条件		規格値	
		変換時間		$AV_{cc} = 2.7 \sim 3.6V$ $V_{cc} = 2.7 \sim 3.6V$	min. 6.2	typ.	Max. 124
				AV _{cc} = 2.0 ~ 3.6V	14.7		124
				V _{cc} = 2.0 ~ 3.6V			

項目	ページ	修正箇所			
24.4.5 LCD 特性	24-30	表を修正			
表 24.17 LCD 特性		項目 記号 単位		位 備考	
		LCD 電源分			
24.4.6 パワーオンリセット回路特性	24-31	表を修正			
表 24.18 パワーオンリセット回路特 性		項目記号参照図			
		リセット	電圧 V_rst	図 24.1	
		電源立ち	上がり時間 t_vtr		
		リセット	カウント時間 t_out		
		カウント	開始時間 t_cr		
		内蔵プル	アップ抵抗 R _。	図 21.1	
24.4.7 ウォッチドッグタイマ特性	24-31	項目を修正			
表 24.19 ウォッチドッグタイマ特性		WDT 用内蔵発振器オー	-バフロー時間		
24.7 推奨発振子	24-34	表を修正			
(1)水晶発振子仕様		周波数 (MHz) 4.194	メーカ 京セラキンセキ	型名 HC-49/V-S	
		4.194			
B.1 I/O ポートブロック図	付録-36	図を修正			
図 B.2(g) ポート 3 ブロック図(P30端子)				SBY	
		P30 Vcc Vcc Vcc Vcc Vcc Vcc Vcc Vcc Vcc Vc			
────────────────────────────────────	付録-46	表を修正			
		製品分類	製品型名 マー	- ク型名 パッケージ	
		H8/38076R フラッシュ 広温度		(パッケージコード) 10 80 ピン QFP (FP-80A)	
		メモリ版 仕様品	HD64F38076RW10W F38076W HD64F38076RLP10WV F38076RL		
		<u> </u>	1307011	(TLP-85V)	

索引

		クロック同期式モード	15-30
【数字/記号】		クロック発振器	5-1
16 ビットタイマパルスユニット	12-1	コンディションコードレジスタ(CCR)	2-5
16 ビットタイマモード	11-7	コンディションフィールド	2-17
8 ビットタイマモード	11-8	コンペアマッチによる波形出力	12-18
[A~Z]		[さ]	
A/D 变換器	18-1	サブアクティブモード	6-11
CPU	2-1	サブクロック発振器	5-6
EA 拡張部	2-17	サブスリープモード	6-10
I/O ポート	9-1	算術演算命令	2-10
I ² C バスインタフェース 2 (IIC2)	20-1	時刻読み出し手順	10-9
ピC バスフォーマット	20-13	システムクロック発振器	5-4
IrDA	15-36	システム制御命令	2-16
LCD RAM	19-12	実効アドレス	2-21
LCD コントローラ / ドライバ	19-1	シフト命令	2-12
LCD 表示	19-10	周期カウント動作	12-17
RAM	8-1	消去ブロック	7-2
ROM	7-1	初期設定手順	10-9
TCNT のカウントタイミング	12-29	シリアルコミュニケーションインタフェース 3	
[b]		シリアルコミュニケーションインタフェース 4	
アウトプットコンペア出力タイミング	12-30		16-1
アクノリッジ	20-13	スタックポインタ(SP)	2-4
アドレスプレーク	22-1	スタンバイモード	6-9
アドレッシングモード	2-18	スリープモード	6-9
イミディエイト	2-20	スレープアドレス	20-13
イレース / イレースベリファイ	7-13	絶対アドレス	2-19
インプットキャプチャ機能		ソフトウェアプロテクト	7-15
インプットキャプチャ信号タイミング	12-30		
ウォッチドッグタイマ	14-1	【た】	
エラープロテクト	7-15	大電流ポート	1-2
オーバランエラー	15-27	タイマ F	11-1
オペレーションフィールド	2-17	調歩同期式モード	15-21
オンボードプログラミング	7-6	停止条件	20-13
F (1) 3		低消費電力動作	7-16
[か]		低消費電力モード	6-1
開始条件	20-13	ディスプレースメント付きレジスタ間接	
カウンタの動作	12-16	データ転送命令	2-10
書き込みの単位	7-2	転送レート	20-5
クロック同期式シリアルフォーマット	20-22	同期動作	12-21

トグル出力	12-18	ABRKCR2	22-2, 23-3, 23-8, 23-13
		ABRKSR2	22-3, 23-3, 23-8, 23-13
【な】		ADRR	18-3, 23-4, 23-10, 23-14
ノイズ除去回路	20-24	ADSR	18-5, 23-4, 23-10, 23-14
		AEGSR	13-4, 23-3, 23-9, 23-13
[は]		AMR	18-4, 23-4, 23-10, 23-14
ハードウェアプロテクト	7-15	BAR2H	22-3, 23-3, 23-8, 23-13
パッケージ	1-2	BAR2L	22-3, 23-3, 23-8, 23-13
パリティエラー	15-27	BDR2H	22-4, 23-3, 23-8, 23-13
パワーオンリセット回路	21-1	BDR2L	22-4, 23-3, 23-8, 23-13
汎用レジスタ	2-3	BGRMR	19-9, 23-4, 23-9, 23-14
ビット操作命令	2-13	BRR	15-12, 23-4, 23-9, 23-14
ビット同期回路	20-30	CKSTPR1	6-4, 23-6, 23-11, 23-16
ビットレート	15-12	CKSTPR2	6-4, 23-6, 23-11, 23-16
非同期イベントカウンタ(AEC)	13-1	EBR1	7-4, 23-2, 23-7, 23-12
ピン配置図	1-4	ECCR	13-5, 23-3, 23-9, 23-13
ブートプログラム	7-6	ECCSR	13-6, 23-3, 23-9, 23-13
プートモード	7-6	ECH	13-7, 23-3, 23-9, 23-13
フラッシュメモリ	7-1	ECL	13-7, 23-4, 23-9, 23-13
フリーランニングカウント動作	12-17	ECPWCR	13-3, 23-3, 23-8, 23-13
プリデクリメントレジスタ間接	2-19	ECPWDR	13-4, 23-3, 23-8, 23-13
ブレーク	15-42	FENR	7-5, 23-2, 23-7, 23-12
フレーミングエラー	15-27	FLMCR1	7-3, 23-2, 23-7, 23-12
プログラム / プログラムベリファイ	7-10	FLMCR2	7-4, 23-2, 23-7, 23-12
プログラムカウンタ(PC)	2-4	FLPWCR	7-5, 23-2, 23-7, 23-12
プログラムカウンタ相対	2-20	ICCR1	20-4, 23-3, 23-8, 23-13
ブロック転送命令	2-16	ICCR2	20-5, 23-3, 23-8, 23-13
分岐命令	2-15	ICDRR	20-12, 23-3, 23-8, 23-13
ベクタアドレス	3-2	ICDRS	20-12
ポストインクリメントレジスタ間接	2-19	ICDRT	20-12, 23-3, 23-8, 23-13
		ICIER	20-8, 23-3, 23-8, 23-13
【ま】		ICMR	20-7, 23-3, 23-8, 23-13
マーク状態	15-42	ICSR	20-10, 23-3, 23-8, 23-13
命令セット	2-9	IEGR	4-3, 23-6, 23-11, 23-15
メモリ間接	2-20	IENR	4-5, 23-6, 23-11, 23-15
メモリマップ	2-2	INTM	4-11, 23-6, 23-11, 23-15
モジュールスタンバイ機能	6-16	IPR	4-10, 23-3, 23-8, 23-13
		IrCR	15-20, 23-4, 23-9, 23-14
[や]		IRR	4-7, 23-6, 23-11, 23-15
ユーザモードでの書き込み / 消去	7-9	IWPR	4-9, 23-6, 23-11, 23-15
		LCR	19-5, 23-4, 23-9, 23-14
[5]		LCR2	19-7, 23-4, 23-9, 23-14
ライタモード	7-16		19-4, 23-4, 23-9, 23-14
リアルタイムクロック(RTC)	10-1	LTRMR	19-8, 23-4, 23-9, 23-14
例外処理	3-1	OCR	11-4, 23-4, 23-9, 23-14
レジスタ間接	2-18		5-3, 23-5, 23-10, 23-14
レジスタ		PCR1	9-2, 23-5, 23-10, 23-15

PCR3	9-8, 23-5, 23-10, 23-15
PCR4	9-12, 23-5, 23-10, 23-15
PCR5	9-15, 23-5, 23-10, 23-15
PCR6	9-18, 23-5, 23-11, 23-15
PCR7	9-21, 23-5, 23-11, 23-15
PCR8	9-23, 23-5, 23-11, 23-15
PCR9	9-25, 23-5, 23-11, 23-15
PCRA	9-28, 23-5, 23-11, 23-15
PDR1	9-2, 23-5, 23-10, 23-15
PDR3	9-7, 23-5, 23-10, 23-15
PDR4	9-11, 23-5, 23-10, 23-15
PDR5	9-14, 23-5, 23-10, 23-15
PDR6	9-17, 23-5, 23-10, 23-15
PDR7	9-20, 23-5, 23-10, 23-15
PDR8	9-22, 23-5, 23-10, 23-15
PDR9	9-24, 23-5, 23-10, 23-15
PDRA	9-27, 23-5, 23-10, 23-15
PDRB	9-30, 23-5, 23-10, 23-15
PMR1	9-3, 23-5, 23-10, 23-14
PMR3	9-8, 23-5, 23-10, 23-14
PMR4	9-12, 23-5, 23-10, 23-14
PMR5	9-15, 23-5, 23-10, 23-14
PMR9	9-25, 23-5, 23-10, 23-14
PMRB	9-31, 23-5, 23-10, 23-14
PUCR1	9-2, 23-5, 23-10, 23-15
PUCR3	9-8, 23-5, 23-10, 23-15
PUCR5	9-15, 23-5, 23-10, 23-15
PUCR6	9-18, 23-5, 23-10, 23-15
PWCR	17-2, 23-5, 23-10, 23-15
PWDR	17-3, 23-5, 23-10, 23-15
RDR	15-5, 23-4, 23-9, 23-14
RHRDR	10-3, 23-3, 23-8, 23-13
RMINDR	10-3, 23-3, 23-8, 23-12
RSECDR	10-2, 23-3, 23-8, 23-12
RSR	
RTCCR1	
RTCCR2	10-6, 23-3, 23-8, 23-13

RTCCSR	10-7, 23-3, 23-8, 23-13
RTCFLG	10-8, 23-2, 23-8, 23-12
RWKDR	10-4, 23-3, 23-8, 23-13
SAR	20-12, 23-3, 23-8, 23-13
SCR3	15-8, 23-4, 23-9, 23-14
SCR4	16-3, 23-2, 23-7, 23-12
SCSR4	16-5, 23-2, 23-7, 23-12
SMR	15-6, 23-4, 23-9, 23-13
SPCR	15-19, 23-3, 23-9, 23-13
SSR	15-10, 23-4, 23-9, 23-14
SUB32CR	5-3, 23-3, 23-8, 23-13
SYSCR1	6-2, 23-5, 23-11, 23-15
SYSCR2	6-3, 23-5, 23-11, 23-15
TC	11-3, 23-4, 23-9, 23-14
TCNT	12-13, 23-2, 23-7, 23-12
TCR	12-5, 23-2, 23-7, 23-12
TCRF	11-5, 23-4, 23-9, 23-14
TCSRF	11-6, 23-4, 23-9, 23-14
TCSRWD	14-3, 23-4, 23-9, 23-14
TCWD	14-5, 23-4, 23-9, 23-14
TDR	15-6, 23-4, 23-9, 23-14
TGR	12-13, 23-2, 23-7, 23-12
TIER	12-11, 23-2, 23-7, 23-12
TIOR	12-7, 23-2, 23-7, 23-12
TMDR	12-7, 23-2, 23-7, 23-12
TMWD	14-5, 23-4, 23-9, 23-14
TSR	15-6, 23-2, 23-7, 23-12
TSTR	12-13, 23-2, 23-7, 23-12
TSYR	12-14, 23-2, 23-7, 23-12
WEGR	4-4, 23-3, 23-9, 23-13
レジスタフィールド	2-17
レジスタ直接	2-18
論理演算命令	2-12
【わ】	
割川込みマスクビット	2-5

割り込みマスクビット2-5



ルネサス16ビットシングルチップマイクロコンピュータ ハードウェアマニュアル H8/38076Rグループ

発行年月日 2003年9月10日 第1版

2006年8月24日 Rev.4.00

発 行 株式会社ルネサス テクノロジ 営業統括部 〒100-0004 東京都千代田区大手町 2-6-2

編 集 株式会社ルネサスソリューションズ

グローバルストラテジックコミュニケーション本部

カスタマサポート部

株式会社 ルネサス テクノロジ 営業統括部 〒100-0004 東京都千代田区大手町2-6-2 日本ビル

RENESAS

営業お問合せ窓口 株式会社ルネサス販売

http://www.renesas.com

*			7 +	=100,0004	て作用区土手町262/ロオビル)	(03) 5301 5350
本			社	〒100-0004	千代田区大手町2-6-2 (日本ビル)	(03) 5201-5350
京	浜	支	社	〒212-0058	川崎市幸区鹿島田890-12 (新川崎三井ビル)	(044) 549-1662
西	東京	支	社	〒190-0023	立川市柴崎町2-2-23 (第二高島ビル2F)	(042) 524-8701
東	北	支	社	〒980-0013	仙台市青葉区花京院1-1-20 (花京院スクエア13F)	(022) 221-1351
い	わ き	支	店	〒970-8026	いわき市平小太郎町4-9 (平小太郎ビル)	(0246) 22-3222
茨	城	支	店	〒312-0034	ひたちなか市堀口832-2 (日立システムプラザ勝田1F)	(029) 271-9411
新	澙	支	店	〒950-0087	新潟市東大通1-4-2 (新潟三井物産ビル3F)	(025) 241-4361
松	本	支	社	〒390-0815	松本市深志1-2-11 (昭和ビル7F)	(0263) 33-6622
中	部	支	社	₹460-0008	名古屋市中区栄4-2-29 (名古屋広小路プレイス)	(052) 249-3330
関	西	支	社	〒541-0044	大阪市中央区伏見町4-1-1 (明治安田生命大阪御堂筋ビル)	(06) 6233-9500
北	陸	支	社	〒920-0031	金沢市広岡3-1-1 (金沢パークビル8F)	(076) 233-5980
広	島	支	店	〒730-0036	広島市中区袋町5-25 (広島袋町ビルディング8F)	(082) 244-2570
鳥	取	支	店	〒680-0822	鳥取市今町2-251 (日本生命鳥取駅前ビル)	(0857) 21-1915
九	州	支	社	〒812-0011	福岡市博多区博多駅前2-17-1 (ヒロカネビル本館5F)	(092) 481-7695

■技術的なお問合せおよび資料のご請求は下記へどうぞ。 総合お問合せ窓口:コンタクトセンタ E-Mail: csc@renesas.com

H8/38076R グループ ハードウェアマニュアル

